引 言

在过去几年中，便携式无线通信系统市场得到了快速增长，因而大大增加了对小型、轻便、便宜和更高性能的便携式无线器件的需求。同样，这种需求也驱动IC设计者改进系统结构和电路的拓扑结构。设计射频接收机IC的指标是：低功耗、高灵敏度、宽动态范围，同时尽量减少电路中片外无源组件的数量来降低成本。

CMOS技术很长时间以来一直是数字电路的主要器件&然而随着栅极长度的不断缩小，CMOS在射频集成电路（RFICs）中的应用也越来越得到人们的重视。截止频率fT是射频集成电路中的重要参数，CMOS器件尺寸的按比例缩小可以大大提高截止频率。随着器件尺寸的缩小，电路消耗的电流也逐渐减小，因此，射频接收机几个主要组件，如低噪声放大器LNAs、混频器、压控振荡器（VCOs）等，正在逐渐用CMOS技术实现。采用CMOS技术实现的电感、电容等无源元件的Q值性能的提高也使CMOS成为射频应用的可行方案。

本文主要讨论目前无线装置中接收机的几种典型结构，接收机的工作特性和其主要参数，最后介绍CMOS射频接收机芯片的最新研究成果和未来射频接收机设计的发展趋势。

接收机的结构

这部分描述了三种常见接收机结构：外差式接收机、零差式接收机和象频干扰抑制接收机（imagereject receivers），这三种结构有各自的优点和缺点。当设计一个射频接收机电路时，结构选择的主要标准为，复杂性、成本、功耗和外部组件的数量等。在过去，外差式结构主要用于设计便携式设备，然而，随着IC制程和技术的提高，其他的方法，如零差式结构，也已成为解决设计难题的可靠的解决方法。

外差式接收机

外差式接收机结构的简单框图，如图1所示。从天线进来的射频信号首先通过带通滤波器滤除不需要的带外的信号。然后经过低噪声放大器（LNA），LNA可以抑制来自后级的噪声。LNA的输出信号由象频干扰抑制滤波器来滤除象频干扰。输出的信号在被混频器解调到中频前，会有一个来自希望的信道信号的两个中频的偏差。因此，在通过解调和检测来恢复信号前，用信道选择滤波器在中频进行信道的选择。

然而，这种单中频电路会导致比较严重的灵敏度和选择性之间的折衷。如果中频足够高，产生的映像信号会与所期望得到的信号偏离很大，并且容易被带通滤波器的截止特性所抑制。然而，通道选择滤波器要求很高的品质因数Q（Q定义为中心频率与3dB带宽的比值），而设计具有较高Q值的滤波器比较困难。如果中频较低，信道选择会有比较宽松的要求，但是获得适当的映像压缩会变得比较难。图2显示了高中频、低中频的难题。

实际上，常常采用多级中频混频器来缓解灵敏度与选择性之间的矛盾。例如，在一个双中频外差式接收机中，射频信号首先下变频成一个足够高的中频信号使得可以比较容易获得映像的压缩。然后，经过第二级变频得到比第一级中频信号低的第二级中频来满足信道的选择性要求。

零差式接收机

在零差式接收机或直接变频接收机中，进来的射频信号经过与具有相同高的振荡器的输出频率混频，直接变频成基带信号（零频）。得到的基带信号经过低通滤波器选择所期望的信道信号。零差式接收机的结构框图如图3所示。

零差式接收机的主要优点是，进来的射频信号没经过中频级而直接被下变频成基带信号（零频），而没有映像问题；另一个优点是它的简单性。由于零差式接收机不要求任何高频带通滤波器，而超外差式接收机为了得到适当的选择性，常常需要片外高频带通滤波器，因此零差式接收机需要的外部元件较少。然而，零差式接收机的实现问题比较突出。其主要缺点是，当来自振荡器的泄漏与本地振荡器的信号相混频时，就会使混频器的输出产生严重的支流偏差。这样会使后面几级产生饱和，影响信号的正常检测过程。由于混频器的输出是一个基带信号，很容易被混频器的闪烁噪声破坏，尤其进来的射频信号比较弱时。

象频干扰抑制接收机

尽管外差式接收机中的映像可以通过用象频干扰抑制滤波器滤除信号来得到抑制，象频干扰抑制滤波器必须工作在高频状态，滤波器需要较好的截止特性，尤其在较低中频的系统中使用时。正如前面所讲，这样对象频干扰抑制滤波器的品质因数提出了严格要求。为了简化接收机的设计，采用象频干扰抑制结构。

一种类型的象频干扰抑制接收机是Hartley结构，模块结构框图如图4所示。射频信号首先与本地振荡信号的正交位移相混频。用一个低通滤波器滤波后，得到信号中的一个被相移90度。因此，两个最终信号相加取消了映像带，得到所期望的信号，然而，二者的差移走期望频带而选择象频干扰。这种结构的主要缺点是接收机受本地振荡器信号的相位误差的影响很大，引起取消象频干扰不完整。而且，在Hartley结构的实现时，由于制程变化而引起的两个信道的电阻和电容的失配，影响了取消象频干扰的过程。

另一种类型的象频干扰抑制接收机是Weaver结构，如图5所示。

Weaver结构与Hartley结构十分相近，但在其中一个信号路径的fT度相移由两个信号通道的混合所代替。与Hartley接收机十分相似，如果两个本地振荡器信号的相位差不是恰好90度，象频干扰将得不到完全的抑制。

接收机的工作特性

为了更好的理解射频接收机系统的设计选择，一些标准参数用来评价在相应应用中接受机的性能。对于所有的集成电路而言，除了功耗，一个射频接收机由灵敏度和动态范围来表现其性能。描述接收机灵敏度的一个参数是最小可检测信号（MDS）。它与系统的带宽和接收机的噪声有关：

MDS（dBm）=-174dBm+10logBW+NF+SNR

式中BW代表整个系统的带宽。NF是接收机噪声系数，定义为输出端总噪声与由激励源在输出端产生的噪声的比值。SNR是信噪比，在解调器或检测器的输入来获得一个可接受的位错率，典型值为10-3。

关于接收机的动态范围，有两种动态范围的定义：无寄生动态范围（Spurious-free Dynamic Range，SFDR）和模块化动态范围（Blocking Dynamic Range，BDR），如图6所示。SFDR是从噪声基数到产生互调积等于噪声功率的输入功率的一段输入信号范围，而BDR是从噪声基数到1dB压缩点p-1dB的一段输入功率范围。互调积是由接收机组件的非线性引起的不需要的谐波，如低噪声放大器和混频器的非线性引起的谐波失真。在大多数射频接收机中，三阶交调点（IP3）是基本频率组件增益曲线与三阶谐波增益曲线的交点。在零拍系统中，偶数阶失真是非常严重的FE1，二阶交调点（IP2）也被详细说明。1dB增益压缩点对应于线性增益压缩到1dB时的输入功率。上面的参数之间的相互联系可以由下面方程给出：

因此，整个接收机的动态范围由每一个单个的组件的噪声系数和互调交点确定。例如，一个有三Cascade级的系统的Cascade噪声系数和交点可以由下面两个方程计算得到：

式中Avi代表第i级的增益，NFi表示第i级的噪声系数，IIP3i代表第i级的三阶交调点。

射频接收机集成电路

如前所述，过去大部分蜂窝式无线电话采用超外差式结构。然而，尽管零拍式接收机的结构简单，但是因为其直流偏移量的问题很少被采用。由于一些新出现的应用要求，特性和功能与过去的要求不同，零拍式结构和一些其它的结构正在变得更加利于实际的制作。在这部分，主要讨论最近发表的三种不同的射频接收机集成电路的例子。

第一个例子是一个2GHz宽带WCDMA接收机。它是直接变频接收机，结构框图如图8所示。

与调制方案（如二进制频移键控）不同，直流切口（DC notch）不能应用于WCDMA便携式系统中。然而，由于采用伪随机的顺序进行扩频操作，一个信息位的损失在一个周期上仅为一个平均数，所以这样一个宽带扩展频谱系统对直流组件的取消并不敏感。正如图8中所示整个基带电路带有伺服系统反馈环，因此直流偏置并没有被取消。双边带噪声系数为5.1dB，IIP3和IIP2分别为-9.5dB和B=+38dB。整个接收机的工作电压是2.7V，工作电流是128mA。

第二个例子是一个双频带CMOS接收机。它采用了Weaver象频干扰抑制结构，工作在900MHz和1.8GHz频带。图9显示了该接收机的结构框图。从图9中我们可以看到，它利用象频干扰抑制接收机输出信号的相加和相减来选择信号频带高于中频还是低于本地振荡器的频率。采用双工机的两个分立的设置、LNA 和第一级中频混频器来获得两个不同的信号工作频带。频带选择控制有效的降低了功耗。第一级中频混频器的输出经过两个带通滤波器滤除不需要的信号，第二个混频器产生I和Q基带输出。带选择控制通过相加或相减，选择所希望得到的信号。由于第一级的中频在900MHz和1.8GHz之间，在映像和有用信号之间的900MHz的带宽允许对映像进行实质的抑制。该接收机的性能参数：在900MHz时，噪声系数4.7dB，IIP3为8dB；在1.8GHz时， 噪声系数4.9dB，IIP3为6dBm。工作电压3V时， 整个接收机的功耗是75mW。

第三个例子是一个采用最小平均平方（LMS）校准技术的象频干扰抑制结构接收机，该接收机采用Weaver结构，工作在2GHz频带。接收机的组成框图如图10所示。

该种类型接收机采用了增益和相位校准电路，如图10所示。结构中的LMS适应电路可以调整第二级变频的增益和相位，而不影响射频混频器或第一级的本地振荡器。进行校准时，在射频输入端口加一个镜象信号，调整系数W1、W2直到y（t）等于零。该接收机的性能参数：在2GHz时，噪声系数5.2dB，IIP3为-17dB。工作电压2.5V时，整个接收机的功耗是55mV。

图10 采用最小平均平方校准技术的象频干扰抑制接收机的简单框图

未来的射频接收机

随着新的无线标准的引进，如蓝牙标准和3G标准，未来的射频接收机不仅需要处理声音信号，而且需要以较高的比特率来处理大量的数据信号。为了满足这些新应用的要求，要求接收机具有高性能和更高的精确度，这样给射频接收机的设计带来许多挑战。人们希望在同一芯片上具有集成多种标准的功能，这就要求来用具有成本效益，同时具有更高的集成度的方式采设计多标准、多频带接收机。正如前面的讨论和射频接收机集成电路的例子看到的一样，减小片外组件的数量和芯片的面积需要做很多工作，并且正在努力对接收机的结构和电路拓扑结构进行新的创新来达到上面的目标。

与当前高频领域中的III-V族、SiGe电路相比，CMOS充分利用Si技术的成熟、低成本特性，具有成本低、集成度高、技术成熟等特点。CMOS技术在保持系统性能不变的同时，降低高频系统的设计制作成本，因此正在得到广泛研究和应用。