前言

当今飞速发展的电子设计领域,高速化和小型化是必然趋势。如何在缩小电子系统体积的同时,提高系统的速度成为摆在设计者面前的一个重要课题。信号频率提高、边沿变陡、印刷电路板的尺寸变小、布线密度加大等使得高速电路的串扰问题日益突出。串扰过大可能引起电路的误触发,导致系统无法正常工作。这就要求电子工程师对高速电路串扰问题进行仿真分析并采取相应的措施将串扰减少到合理的范围。

串扰的基本概念和相关理论

高速电路中相邻传输线之间由于互感和互容而引起串扰,串扰大小和它们之间的互感和互容大小都有关系。如图1所示,如果一信号进入传输线1,由于互感Lm和互容Cm的作用,将在传输线2上产生串扰,为了方便起见,我们定义2个概念：近端串扰和远端串扰。近端串扰是指在受侵害线上靠近侵害线的驱动端的串扰(也称为后向串扰),将受侵害线上靠近侵害线接受端方向的串扰称为远端串扰(也称为前向串扰)。由互容引起的电流分别向受侵害线的2个方向流动,而由互感引起的电流从受侵害线的远端流向近端,这是因为互感产生的电流总是与侵害线中的电流方向相反。因此,受侵害线上近端和远端串扰电流分别表示为

Inear=I(Lm)+Inear(Cm)

Ifar=Ifar(Cm)-I(Lm)

图1互感互容引起的串扰电流示意图

受侵害线上近端和远端串扰噪声的波形可以通过观察图2而得出。当一个数字脉冲进入传输线,它的上升沿和下降沿将不断地在受侵害线上感应出噪声,在这里的讨论中,我们假设信号上升沿或者下降沿的变化速度非常快,远远小于传输线延迟,则根据前面的描述,一部分串扰噪声将传向近端,另一部分将传向远端,也就是我们所定义的近端串扰脉冲和远端串扰脉冲。如图2所示,远端串扰脉冲将和侵害线上的信号同步流向终端,而近端串扰脉冲将起始于侵害线上信号变化沿出现时刻,并流向近端。这样,当驱动线上的信号变化沿在时间t=TD(TD是信号在传输线上的延迟时间)到达传输线远端时,如果远端存在匹配,那么,侵害信号和远端串扰将在远端被匹配消除。

同时,侵害信号的变化沿在被终端匹配消除前产生的最后一部分近端串扰信号将在t=2TD时才到达近端,这是因为这部分信号又要经过整条传输线才能被传回近端。所以,对于一对被终端匹配好的传输线来说,近端串扰起始于t=0并且持续2TD的时间,或者说2倍于传输线的电气长度。相反,受侵害线远端接收到的远端串扰起始于t=TD,持续时间为数字信号的上升或者下降时间。

图2串扰噪声示意图

串扰的仿真分析

两线间距S与两线平行长度L对串扰大小的影响

图3两线系统

图3所示的两线系统的信号上升或者下降时间小于传输线延迟,符合长线标准。我们对其进行了3种情况的仿真：A是在两线间距S为5mil和平行长度L为101.6mm的条件下,探测被干扰对象的串扰;B是在两线平行长度L仍为101.6mm的前提下,将两线间距S增加到10mil,然后探测被干扰对象的串扰;C是在两线间距仍为5mil的条件下,将两线的平行长度L增加到203.2mm,然后探测被干扰对象的串扰。对以上3种情况的仿真,驱动信号频率均为50MHz。表1为相应的仿真条件与被干扰对象近、远端的串扰峰值,图4和图5分别为两线间距S、平行长度L取不同值时,被干扰对象的近端和远端串扰波形。

表1两线间距S和平行长度L取不同值时峰值串扰

图4两线间距S、平行长度L取不同值时,被干扰对象的近端串扰波形

图5两线间距S、平行长度L取不同值时,被干扰对象的远端串扰波形

由仿真结果可见,对于长线情况,平行线间的串扰有以下特点：①近端串扰是一个连续的、低电平、宽脉冲信号,远端串扰是一个窄脉冲信号;②当线间距拉大时,近端和远端串扰幅度都减小;当平行长度加长时,近端串扰幅度不变(即饱和)、脉宽加大,而远端串扰幅度增大。

传输线的参考面对串扰的影响

对于传输线来说,信号层与参考面之间是用电介质填充的。当电介质变厚时,传输线特性阻抗变大,当它变薄时,传输线特性阻抗变小。对图3中的两线系统,通过改变传输线与参考面之间电介质的厚度来观察串扰的变化。仿真结果为电介质厚度取2.7mil、5.4mil、6.0mil时相应被干扰对象的串扰,表2给出了传输线离参考面的不同距离对应的近、远端峰值串扰,图6和图7分别为传输线离参考面的不同距离对应的近端和远端串扰波形。由仿真结果可见,传输线与参考面的距离,即传输线与参考面之间的电介质层的厚度对串扰的影响很大。一般来说,串扰随着电介质层的厚度增大而增大,或减小而减小。

表2传输线离参考面的不同距离对应的峰值串扰

图6传输线离参考面的不同距离对应的近端串扰波形

图7传输线离参考面的不同距离对应的远端串扰波形

串扰的解决方案总结

通过以上对串扰产生原因的理论分析以及对串扰的仿真分析,可以得到一些减少串扰的办法。(1)在布线资源允许的条件下,应尽可能地拉开线间距(差分线除外)并减小两根或多根信号线的平行长度,必要时可采用固定最大平行长度推挤的布线方式(也称jog式走线),即对于平行长度很长的两根信号线,在布线时可以间断式地将间距拉开,这样既可以节省紧张的布线资源,又可以有效地抑制串扰,走线示意图如图8所示。

图8减少串扰的jog走线方式

(2)设计叠层时,在满足阻抗要求的条件下,应该尽量使信号层靠近参考面,使得传输线可以紧密地与参考面进行耦合,从而减少相邻信号线间的串扰。

(3)在布线空间允许的条件下,在串扰较严重的两条信号线之间插入一条地线,可以减少两条信号线间的耦合,从而减小串扰。

结束语

本文介绍了高速电路中串扰产生的原理,并通过对串扰的仿真分析,得到串扰大小与影响串扰的相关因素的关系,从而提出一些减少串扰的措施。这些结论对实际的高速电路PCB设计以及与此相关的一些工程实现具有一定的指导意义。