ADF4350结合外部环路滤波器和外部基准频率使用时，可实现小数N分频或整数N分频锁相环(PLL)频率合成器。

ADF4350具有一个集成电压控制振荡器(VCO)，其基波输出频率范围为2200 MHz至4400 MHz。此外，利用1/2/4/8/16分频电路，用户可以产生低至137.5 MHz的RF输出频率。对于要求隔离的应用，RF输出级可以实现静音。静音功能既可以通过引脚控制，也可以通过软件控制。同时提供辅助RF输出，且不用时可以关断。

所有片内寄存器均通过简单的三线式接口进行控制。 该器件采用3.0 V至3.6 V电源供电，不用时可以关断。

功能图如下，懂锁相环的请仔细品读。不懂的可以直接忽略掉，这里楼主我用它来产生一个高频的信号去调制一个低频的信号源，然后让这信号去充当一个很高大上的东西的时钟，这里产生的信号时1G.

老实说自己对于锁相环也不是特么的了解其原理，近期打算静下心来攻读下PLL到底是如何去运转的。

另外，这个片子内部资料原理可能需要去仔细品读。但是时序却是普通的SPI。一般人都能把他写出来。但是这里仔细看PDF会发现有BUG.我始终只看到只有write operation。 却没有发现有read operation,可能是自己对于SPI不够很深入的了解吧。或者PDF根本没有给出如何去read.

看时序你就发现。

另外此chip有6个寄存器，分别可以设置他的相关参数。包括reference,vco的分频以及power.这里可以再官网下载一个关于4350的soft.只需把需要的参数输进去。寄存器能够自行进行配置。

原理图如下：

参考经典原理图接的。

另外，这里采用的MCU为MSP430 LAUNCHPAD.4线控制。分别为：clk,data,le,pd.LD是锁定脚。如果频率没有锁定此脚会输出低电平。只有锁定了才会输出高。所以调试时候下载程序之后可以先检测这脚是不是为高。这里这个很重要！。

另外晶振采用的10M。有源的。不能太高，太高了当时用的一个12V恒温晶振效果没出来（这里可能不是那个恒温晶振的问题，可能也是那板子的问题）。

调试心得：一般的示波器看不到波形的，这个输出最低200M,示波器的采样率一般也就1G或者2G。是不能看到200M及1G的信号的，我用的那个就是60M的。当时还以为又出问题了。为何LD锁定了输出高电平但是却看到的信号始终为0，后来不知怎么的突然看到示波器上面的标注。才想起用的频谱仪！下面是频谱仪的图片。

另外程序里面有个读的函数。但是始终没有用上。读不出来寄存器的值。只写了他的操作。日后希望有机会再去研究。

附件程序：http://www.eeskill.com/file/id/25866

网友评论：4350在接收机里面的应用很广泛，自己做的哪一版也是用那图设计的，为何总是失锁，？

作者回复：失锁很可能是参考频率的问题或者寄存器设置不对。你网上下载一个4350设置软件。进行设计就好。

网友评论：4350测量时候为什么部分频率能锁定，但是当改变频率到更好时候就不能有输出了，他的频率只能到某个点。

作者回复：不应该吧。用软件4350设计参数的寄存器就没有问题的。另外参考的晶振要一致。这个最高可以达到好多G。

网友评论：这个好，4350锁相作为高频信号源确实很给力。不知如何锁定的。

作者回复：里面内部结果又VCO。只要外面设备满足了就能锁定。还有软件里面的寄存器设置也要不出问题。

网友评论：直接合成锁相环，只需要配合外部环路滤波器，就可实现高频输出，方法简单，频率范围宽，噪声相对低，抖动一般

作者回复：那可能对高频调试要求直接纯模拟实现的。这个编程下实现。可能集成芯片更具有优势吧。

网友评论：4350的鉴相器比较一般般，里面的VCO还是不错的，毕竟在一个倍频程下了血本用了三个。 小数分频杂散大得一腿，稍微没处理好，就会一堆一堆的。你的频谱RBW打太大了，看不到，如果对这个有要求，还是用变参考+整数分频吧

作者回复：主要是上了G的信号不好产生。看了好多VCO 的芯片后面感觉4350有群众基础。就用了它。后面还继续回改进。谢谢指点

网友评论：有时候频率输出和寄存器设置的不一样怎么回事，问题出在哪

作者回复：可能是时钟的问题吧。看看示波器看下你的时钟是如何的。如果时钟偏差大倍频上去了相差会更大。时钟是什么样子的？

网友评论：如果是用fpga的产生的时钟信号呢

作者回复：FPGA产生的时钟会不会稳定性不好。尽量用有缘的晶振试试不。另外可以考虑用高精度的恒温晶振哦。

网友评论：没事故高稳的有缘晶振，不知为何fpga时钟会出现如此问题呢，同样是用的软件设计的寄存器

作者回复：可能是因为FPGA产生的时钟 谐波比较大。导致PLL芯片有几种参考时钟就导致寄存器设置的和输出的不一致。