课设毕设>论文> 资料下载 > 基于CPLD的VHDL语言数字钟(含秒表)设计.zip
基于CPLD的VHDL语言数字钟(含秒表)设计.zip
时间:04-24 14:31 查看:907次 下载:163次
立即下载0金币
96 KB
简介：

本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。


分享到：
添加到书包

已有0条评论

暂时还没有评论哟，快来抢沙发吧

添加一条评论

只有登录用户才能评论，请先登录或注册哦！

相关视频» 更多

资料创建人

YYJ
YYJ（上将）
金币：7307个|学分：7495个

相关资料» 更多

最新下载成员

课程推荐» 更多

相关文章» 更多

相关计划» 更多

关于我们 业务合作 人才招聘 意见反馈 帮助中心 版权说明 用户协议 联系我们
©2013 www.eeskill.com 冀ICP备14016434号
关注我们：
立即注册
畅学电子网，带你进入电子开发学习世界
专业电子工程技术学习交流社区，加入畅学一起充电加油吧！

x

畅学电子网订阅号