1.有时加入signaltap文件，会出现意想不到的不稳定情况，去掉后不稳定情况就消失了，但有的项目中也不会消失。这种情况，我理解为，加入signaltap对一些信号进行观察，需要消耗一些资源，并重新对工程做编译，这样一来会重新进行布局布线，从而导致时序问题的恶化。

2.使用signaltap观察状态机时，出现状态机不跳转的情况，这个情况最初是同事先遇到的，我开始没有在意，因为是别人写的代码，我总以为是他自己的跳转条件没有满足，直到后来我自己也遇到同样的情况，才仔细去分析了跳转的问题。我遇到的现象是：状态机一直处在IDLE状态，但是跳转条件的确满足了。于是我将状态机中的一些信号加进去观察，发现其实这些信号是随着状态机实际状态的跳转进行变化的，也就是说，FPGA内部实际上状态机是运行起来的，这只能归结为signaltap显示的问题了。