一、总体方案设计

1．方案比较与选择

仔细分析题目要求，以实时采样速率为1MHz的ADC实现最大200MHz的等效采样，是本题的最大难点，也是设计的重点之一。此外，较宽的信号带宽（10Hz～10MHz）和较大的幅度动态范围（1mV～8V）也给前级的信号调理电路提出了很高的要求。对此，我们考虑了以下几种方案：

（1）核心处理器选择：

方案一：纯单片机方式。即完全由单片机来实现前级信号程控调理、采样保持电路及A/D转换器的控制、数据的处理及存储、波形显示和控制电路等功能。

方案二：单片机与FPGA结合的方式。即由单片机来完成信号调理和人机界面等顶层控制功能，而由FPGA来完成采集和信号处理等底层的核心计算。

方案一的最大特点是只用单片机，系统规模可以做得很小，成本较低。但是，单片机在处理高速信号时略显吃力。而且在时序控制方面也显得精度不足。相比之下，方案二则更加合理和可靠。FPGA的应用已经相当的普遍和成熟。用其进行采样时钟控制和信号处理，是提高系统性能和指标最有效的方法。因此，我们选择单片机与FPGA的结合来作为系统的核心处理器。

（2）前级信号调理方案设计：

方案一：一路调理。即所有信号，都通过同一路信号调理电路，经过相应的衰减或放大设计，将信号幅度控制在合适的范围内，以便后级的数据采样。

方案二：多路调理。即将不同频率范围或不同幅度范围的信号经过各自的电路进行调理。示波器选择不同的档位，则选择了不同的信号通路。

方案一电路简洁，但是由于信号的频率和幅度跨度都很大，给硬件电路的调试带来的较大的困难；方案二虽然可以对不同频率和幅度范围内的信号进行单独调试，降低了每一路通道对硬件电路的要求，但造成电路规模大，结构非常繁琐，同时如果每一路信号之间的隔离做得不好，也会对采集结果造成很大的影响。综合考虑，我们选择了方案一，并精心设计了实现电路，使用了压控放大器AD603进行两级放大，前面还加了BUFFER634以提高系统的输入阻抗。最终很好的完成了题目的要求。

2．系统总体框图

本系统采用单片机和FPGA作为数据处理和控制核心，将设计任务划分为前级通道信号调理、触发信号产生、保持与采样、数据处理与存储、波形显示、控制面板等功能模块。

二、理论分析与参数计算

1．等效采样分析

等效采样的实现方式一般有顺序等效采样和随机等效采样两种，顺序采样要求能够精确地测出输入信号的频率，而在现今的数字示波器中，大多数采用的是随机等效采样技术。本系统也采用随机等效采样来实现题目要求。随机等效时间采样的基本原理是，在每一轮的采集过程中测量每次信号触发时刻后与A/D的第一个采样时钟的时间差，这个时间差表明了触发后的第一次采样时刻，因此，它确定了本轮采样的数据序列在信号波形中的位置。由于时间差在一个采样周期内是随机分布的，当多轮采样后，采集的数据序列就能在一定的时间内遍历所有可能的取值。通过对分布在一段时间上的随机采样数据序列的排序，就能重构信号的一个完整的采样波形。

在随机等效采样技术中，关键是测出每次触发点与下一个采样时钟间的时间差。但该时间极短,很难直接测量。一般可以借助时间轴展宽方法测量，时间轴展宽是一电容充放电双斜率电路，要求充放电的时间比例很准确，本系统利用高主频FPGA计数来测量时间差。而等效采样的频率，则与实际的采样速率和存储深度有关。例如，用1MHz的实时采样速率实现200MHz的等效采样，即等效倍数为200，则需要进行200轮采样，每轮采样1个点。采样结束后，根据测出的每一点的时间差，将采样的数值进行重新排列，然后将重排后的数据顺序输出，用于波形显示。用1MHz的采样速率实现等效倍数为200倍的随机采样，需要在1us的时间内测出200个不同的随机时间差，则FPGA至少应工作在200MHz的主频上。

2．垂直灵敏度

根据题目要求，垂直分辨率为8bits,显示屏的垂直刻度为8p，因此使用8位A/D即可满足题目要求。即垂直方向共256点，显示分辨率为32点/p.因为ADC的参考电压为5V（详见硬件电路设计中关于ADC部分），则示波器幅度轴上的8p对应着峰-峰值为5V的信号，即0.625V/p,由此可以计算出每一档的垂直灵敏度所对应的信号放大倍数，如表1所示：

表1垂直灵敏度与信号放大倍数对应关系

根据不同的档位选择，通过单片机内置的D/A输出不同的直流电压，来控制AD603的放大倍数，以完成信号的放大需求。

3扫描速度

设计要求水平显示分辨率至少为20点/p，则存储深度M应至少为200点。在固定的存储深度下，采样率fs与扫描速度S成反比，即10*S*fs=M，系统取M=200，则fs=20/S。系统设定的扫描速度从100ns/p～200ms/p,总共20档，则可以计算出每一档的扫描速度所对应的采样速率，如表2所示。

表2扫描速度与采样率的对应关系

题目要求A/D转换器的最高采样速率限定为1MHz，由表2可知，扫描速度高于20us/p的档位都应该使用等效采样。

三、电路分析与设计

1．输入通道调理电路

系统采用两片AD603级联方式完成信号的调理。AD603在90MHz的带宽下增益范围为-11dB～+31dB,两级级联后增益可达-20dB～+60dB,完全可以满足对小信号的放大功能。但是，AD603的输入阻抗只有100Ω，所以在前面还加了一片BUF634，在宽带模式下BUF634的输入阻抗也高达8MΩ，满足仪器输入阻抗为1MΩ的题目要求。此外，AD603只能承受4V峰峰值的信号输入，而且在高频时承受电压值还将下降，因此，系统在高幅档位还设计了一个由运放构成的衰减器，从而保证了高幅信号的不失真调理。采用机械开关控制衰减器与全通电路，减小了用模拟开关或继电器控制带来的对微弱信号的影响，也就减小了系统噪声。

2．采样保持电路

采样保持电路可以用运放及其必要的分立元件搭建，也可以采用专门的取样保持芯片。我们选用了采样保持芯片AD783来实现。AD783的采样获取时间为250ns，满足1MHz最高采样速率的要求，其小信号输入带宽可达15MHz，也满足最高输入信号频率为10MHz的题目要求。AD783的信号输入范围为-2.5V～+2.5V，但是，在输入信号为10MHz时，峰峰值超过1V，AD783就难以对输入信号进行正确的采样。因此，AD603最多只将输入信号放大到1V峰峰值给AD783进行采样保持，以保证采集模拟信号的带宽，然后在AD783与A/D转换器之间再加一级固定增益的放大器，使信号放大到A/D转换器的满量程范围，以保证A/D转换的精度。

3．数据采集及存储电路

题目要求A/D转换器的最高采样速率限定为1MHz，而且垂直分辨率为8bit,我们选用的是AD公司的8位并行输出A/D转换器芯片AD7821，其最高采样频率为1MHz，参考电压为5V，采用双电源供电，输入信号电压范围为-2.5V～+2.5V。

选用XILINX公司的FPGA芯片XC3S400对采样保持电路及数据采集电路进行精准的时序控制。同时我们还在其内部设计了存储器，作为单片机的外扩RAM，用来存储采样得到的数据，并在单片机的控制下将数据显示在液晶上。

4．触发电路

触发电路的作用是产生与信号相关的脉冲信号，让采样电路与输入信号同步，以稳定显示的波形。题目要求内触发方式，上升沿触发，触发电平可调。它的核心是比较电路。比较器采用高速比较器AD8564，该芯片具有7ns的传播延时，3ns的上升、下降建立时间，接成反相迟滞比较器形式，可以处理1Hz到20MHz的信号，而无明显抖动，通过改变参考电平值可以达到改变触发电平的目的。由于接成反相比较器形式，所以触发信号在FPGA内部还通过了一个反相器，以实现上升沿触发。

四、系统程序设计

1．FPGA程序设计。FGPA主要是控制采样保持电路及A/D转换器，存储采样数据并进行数据处理。同时还承担了测频的任务。其程序流程图如下：（图省）

2单片机程序设计。单片机完成放大电路的控制、波形显示及操作界面的管理。

五、系统测试

1．测试仪器：

F40型数字合成函数信号发生器/计数器

TDS1012B型100MHz数字存储示波器

2．扫描速度测试

测试条件:垂直灵敏度0.1V/p。用信号源输出峰峰值为0.4V，不同频率的正弦波，用本系统进行测量，测试数据如表3所示：

表3.扫描速度测试数据

3．垂直灵敏度测试

测试条件：用信号源输出1KHz，不同幅度的正弦波，用本系统进行测量，测试数据如表4所示：

表4垂直灵敏度测试数据

*注“？”表示信号噪声较大，无法用TDS1012B示波器精确测量

误差是参考TDS1012B的测量值进行计算的

4．其他功能测试

经测试，波形存储功能及回放、连续触发、触发沿选择、方波校准信号等功能均能正常工作。

5．误差分析

测试低频信号的幅度误差较大，分析得知是由于各级电路间采用了交流耦合，从而导致了低频信号的衰减。

六、结论

本设计完成了题目的基本部分和发挥部分的大部分要求。采用随机等效采样技术实现了200MHz的等效采样，使用AD603的电路设计方案不仅使电压放大及测量非常准确，而且也提高了示波器的垂直灵敏度。但是，系统也存在许多不足之处，尤其体现在系统未能采用等效采样技术很好的测量出频率高于4MHz的信号。而且由于时间有限，许多设计的功能（如自动测量、多种触发方式、FFT等）都未能实现，实在是一种遗憾。

致谢

这是一个很有意义的比赛，能参加此次比赛，我们感到很荣幸！在这个过程中，我们进一步认识了电子技术，深刻理解了团结协作，更重要的是学会了坚持，这是一段重要的经历，对一名优秀电子工程师的成长有很大的促进作用，对我们的人生将产生深远的，不可磨灭的影响，因此，向主办单位教育部高等教育司和信息产业部人事司表示感谢！向各位评委老师表示感谢！