最高18位分辨率、10 MSPS采样速率的逐次逼近型模数转换器(ADC)可以满足许多数据采集应用的需求，包括便携式、工业、医疗和通信应用。本文介绍如何初始化逐次逼近型ADC以实现有效转换。

逐次逼近型架构

逐次逼近型ADC由4个主要子电路构成：采样保持放大器(SHA)、模拟比较器、参考数模转换器(DAC)和逐次逼近型寄存器(SAR)。 由于SAR控制着转换器的运行，因此，逐次逼近型转换器一般称为SAR ADC。

图1：基本SAR ADC架构

在上电和初始化之后，CONVERT上的一个信号会启动转换。开关闭合，将模拟输入连接至SHA，后者获得输入电压。当开 关断开时，比较器将确定模拟输入（此时存储于保持电容）是 大于还是小于 DAC电压。开始时，最高有效位(MSB)开启， 将DAC输出电压设为中间电平。在比较器输出建立之后，如果DAC输出大于模拟输入，逐次逼近寄存器将关闭MSB；如果输出小于模拟输入，则会使其保持开启。下一个最高有效位会重复这一过程，如果比较器确定DAC输出大于模拟输入，则关闭MSB；如果输出小于模拟输入，则会使其保持开启。 这个二进制搜索过程将持续下去，直到寄存器中的每一位都测试完毕为止。结果得到的DAC输入是采样输入电压的数字近似值，并由ADC在转换结束时输出。

与SAR转换代码相关的因素

本文将讨论与有效首次转换相关的下列因素：

●电源顺序(AD765x-1)

●访问控制(AD7367)

●RESET (AD765x-1/AD7606)

●REFIN/REFOUT(AD765x-1)

●模拟输入建立时间(AD7606)

●模拟输入范围(AD7960)

●省电/待机模式(AD760x)

●延迟（AD7682/AD7689、AD7766/AD7767）

●数字接口时序

当在硬件模式下使用AD765x-1时，在 BUSY 信号下降沿对RANGE引脚的逻辑状态进行采样，以决定下一次同步转换的 模拟输入范围。在有效的RESET脉冲之后，AD765x-1将默认 在±4×VREF范围内工作，无延迟问题。然而，如果AD765x-1工作于±2×VREF范围内，则必须利用伪转换周期在BUSY的第一个下降沿选择范围。

另外，有些SAR ADC（如AD7766/AD7767过采样SAR ADC） 有后数字滤波器，结果会导致更多延迟。当将模拟输入多路复用至这类ADC时，主机必须等到数字滤波器完全建立后才能获得有效转换结果；经过该建立时间后，方可切换通道。

如表2所示，AD7766/AD7767的延迟为74除以输出数据速率 (74/ODR)的商值。在运行于最高输出数据速率128 kHz时， AD7766/AD7767支持1.729 kHz的多路复用器开关速率。

表2：AD7766/AD7767的数字滤波器延迟

数字接口时序

最后，但同样重要的是，主机可以通过一些常见的接口选项（如并行、并行BYTE、IIC、SPI和菊花链模式下的SPI）来访问SAR ADC的转换结果。要得到有效的转换数据，必须确保遵循数据手册中的数字接口时序规格。

结论

为了获得SAR ADC的第一个有效转换代码，务必遵循本文讨论的建议。可能还需要其他具体配置支持；请查看目标SAR ADC数据手册或者应用笔记，了解关于第一个转换周期开始之前初始化的相关内容。

参考文献

Kester, Walt. Data Converter Support Circuits. Chapter 7, Data Conversion Handbook.

Kester, Walt. “Which ADC Architecture Is Right for Your Application?” Analog Dialogue, Volume 39, Number 2, 2005.

Walsh, Alan. “Front-End Amplifier and RC Filter Design for a Precision SAR Analog-to-Digital Converter.” Analog Dialogue, Volume 46, Number 4, 2012.

建立基准电压

ADC将模拟输入电压转换成指向基准电压的数字代码，因此， 基准电压必须在首次转换前稳定下来。许多SAR ADC都有一 个REFIN/REFOUT引脚和一个REF或REFCAP引脚。外部基 准电压可能会通过 REFIN/REFOUT引脚过驱内部基准电压源， 或者，内部基准电压源可能会直接驱动缓冲。REFCAP引脚上的电容会使内部缓冲输出去耦，而这正是用于转换的基准电压源。图3所示为AD765x-1数据手册中的参考电路示例。

图3：AD765x-1参考电路

确保REF或REFCAP上的电压在首次转换之前已建立。压摆率和建立时间因不同的储能电容而异，如图 4所示。

图4：AD7656-1 REFCAPA/B/C引脚在不同电容下的电压斜坡

另外，设计不佳的参考电路可能导致严重的转换错误。参考电路问题最常见的表现是“粘连”代码，其原因可能是储能电容的尺寸和位置、驱动强度不足或者输入存在大量噪声。

模拟输入建立时间

对于多通道、多路复用应用，驱动器放大器和ADC的模拟输 入电路必须使内部电容阵列以16位水平(0.00076%)建立满量 程阶跃。不幸的是，放大器数据手册一般将建立精度指定为0.1%或0.01%。指定的建立时间可能与16位精度的建立时间显著不同，因此选择驱动器之前应进行验证。

要特别注意多路复用应用中的建立时间。在多路复用器切换之后，要确保留出足够的时间，以便模拟输入能在转换开始之前建立至指定的精度。在配合AD7606使用多路复用器时， 应为±10-V输入范围留出至少80μs的时间，为±5-V范围留出至少88μs，以便给选定通道足够的时间来建立至16位分辨率。

模拟输入范围

确保模拟输入处于指定的输入范围之内，要特别注意指定共模电压的差分输入范围，如图5所示。

图5：共模电压下的全差分输入

例如，AD7960 18位、 5 MSPS SAR ADC的差分输入范围为–VREF至 +VREF， 但折合到地的VIN+和VIN-都应该处于–0.1 V至 VREF+ 0.1 V的范围内，且共模电压应为VREF/2左右，如表1所示。

表1： AD7960的模拟输入规格

使SAR ADC退出关断或待机模式

为了节能，有些SAR ADC会在空闲时进入关断或待机模式。 在首次转换开始前，要确保ADC退出该低功耗模式。例如， AD7606系列即提供了两种节能模式：完全关断和待机。这些模式由GPIO引脚STBY 和RANGE进行控制。

根据图6所示，当STBY和RANGE返回高电平时，AD7606从完 全关断进入正常工作模式，并配置为±10-V的范围。此时， REGCAPA、REGCAPB和REGCAP引脚上电至数据手册所述的 正确电压。在进入待机模式时，上电时间约为100 μs，但在外 部基准电压源模式下，这需要大约13 ms。从关断模式上电时， 经过所需的上电时间后，必须施加RESET信号。数据手册将上 电与RESET上升沿之间所需时间规定为tWAKE-UP SHUTDOWN。

图6：AD7606初始化时序

带延迟的SAR ADC

人们普遍认为，SAR ADC没有延迟，但有些SAR ADC确实存在延迟以便更新配置，因此，在经过延迟时间（可能为数个转换周期）之前，第一个有效转换代码可能未定义。

例如，AD7985拥有两种转换工作模式：turbo和正常。Turbo模式（支持最快的转换速率，最高可达2.5 MSPS）不会在转换间 关断。turbo模式下的第一次转换含有无意义的数据，应该予以忽略。另一方面，在正常模式下，第一次转换是有意义的。

对于AD7682/AD7689，上电后的前三个转换结果未定义，因为在第二个EOC之前，不会出现有效的配置。因此，需要两次伪转换，如图7所示。

图7： AD7682/AD7689的通用时序

当在硬件模式下使用AD765x-1时，在 BUSY 信号下降沿对RANGE引脚的逻辑状态进行采样，以决定下一次同步转换的 模拟输入范围。在有效的RESET脉冲之后，AD765x-1将默认 在±4×VREF范围内工作，无延迟问题。然而，如果AD765x-1工作于±2×VREF范围内，则必须利用伪转换周期在BUSY的第一个下降沿选择范围。

另外，有些SAR ADC（如AD7766/AD7767过采样SAR ADC） 有后数字滤波器，结果会导致更多延迟。当将模拟输入多路复用至这类ADC时，主机必须等到数字滤波器完全建立后才能获得有效转换结果；经过该建立时间后，方可切换通道。

如表2所示，AD7766/AD7767的延迟为74除以输出数据速率 (74/ODR)的商值。在运行于最高输出数据速率128 kHz时， AD7766/AD7767支持1.729 kHz的多路复用器开关速率。

表2：AD7766/AD7767的数字滤波器延迟

数字接口时序

最后，但同样重要的是，主机可以通过一些常见的接口选项（如并行、并行BYTE、IIC、SPI和菊花链模式下的SPI）来访问SAR ADC的转换结果。要得到有效的转换数据，必须确保遵循数据手册中的数字接口时序规格。

结论

为了获得SAR ADC的第一个有效转换代码，务必遵循本文讨论的建议。可能还需要其他具体配置支持；请查看目标SAR ADC数据手册或者应用笔记，了解关于第一个转换周期开始之前初始化的相关内容。

参考文献

Kester, Walt. Data Converter Support Circuits. Chapter 7, Data Conversion Handbook.

Kester, Walt. “Which ADC Architecture Is Right for Your Application?” Analog Dialogue, Volume 39, Number 2, 2005.

Walsh, Alan. “Front-End Amplifier and RC Filter Design for a Precision SAR Analog-to-Digital Converter.” Analog Dialogue, Volume 46, Number 4, 2012.