引言

串行外围设备接口（Serial Peripheral Interface，SPI）总线技术是Motorola公司推出的一种高速同步串行输入/输出接口，近年来广泛应用于外部移位寄存器、D/A转换器、A/D转换器、串行EEPROM、LED显示器等外部设备的拓展。SPI总线是一种三线同步总线（CLK、SIMO、SOMI），可以共享，便于组成带多个SPI接口的控制系统。其传输速率可编程，连接线少，具有良好的拓展性[1]。

ADS1178是一款典型的具有SPI接口的A/D转换器，它可以方便地与带有SPI接口的处理器或控制器相连接。OMAPL137是一款处理能力强、外接存储空间大、集成度高、外设管理方便的新型工控芯片。

目前，ADS1178与OMAPL137的数据通信主要通过SPI接口直接连接实现。通过配置，使OMAPL137工作在主模式，ADS1178工作在从模式，由OMAPL137提供用来进行数据传输的时钟。但是，采用此模式结合EDMA进行数据接收时，每接收一组采样数据都需要通过中断来改变接收数据的存放地址，即完成N组数据的接收需要N个中断来完成，这会给系统的资源管理带来很大的麻烦。

本设计使OMAPL137、ADS1178的SPI接口工作在从模式，由CPLD作主片来提供进行数据传输的时钟。在准确、快速完成数据传输的同时，节省了处理器资源，方便了系统资源的管理。

1 硬件设计

1.1 芯片概述

ADS1178是TI公司于2008年9月推出的一款A/D控制芯片，它采用ΔΣ模/数转换器结构，可以达到16位的数据采集精度，并且拥有良好的交流特性。其带宽达25 kHz，具有 97 dB的信噪比和-105 dB的总谐波失真。在正常工作时每通道的功耗只有31 mW，支持8路通道同时采样，并将数据依次连续地送上数据总线；在满足实时同步采样的同时，还具有52 ksps的转换速率。该芯片主要应用于三相交流电的实时监测、心电图监视器、质量流量计、振动系统的模态分析实验设计，同时还支持SPI和帧同步两种数据传输格式，并支持A/D间的级联。

OMAPL137是TI公司推出的针对工业控制领域的双核处理器，它综合了ARM和DSP两个处理器各自在实时性和计算精度上的优势。两个处理器的主频均达到300 MHz（DSP的处理速度高达2 400MIPS/1 800MFLOPS）。可以外接2个存储空间EMIFA和EMIFB，并且在片上有着非常丰富的外设资源，主要针对工业应用环境的控制提供了EHRPWM、ECAP、EQEP、EMAC等模块，并在各控制模块和各接口之间采用EDMA3模块进行数据传递。这大大减轻了双核处理器的负担，占用很少的处理器资源，同时在两个处理器之间开辟了一块128 KB的共享存储空间，可以使数据在双核之间快速地进行交换[2]。

1.2 硬件原理

在SPI从模式下，设计使OMAPL137、ADS1178作从片，CPLD作主片来提供进行数据传输的时钟。

OMAPL137的SPI接口支持3针、4针、5针三种传输模式，这里采用3针模式（即CLK、SIMO、SOMI）。OMAPL137引出一个GPIO口作同步信号线SYCN，ADS1178的READY信号线送给CPLD用来产生采样时钟，硬件连接如图1所示。CLK用来传递接收和发送数据时的同步时钟信号，

图1 硬件连接图

SIMO在OMAPL137作主片时为输出数据线，在OMAPL137作从片时为输入数据线。SOMI在此模式下不被采用。

OMAPL137的SPI接口工作在从模式的配置如下：SPIGCR1寄存器的低2位配置为00，选择SPI工作在从模式；通过配置SPIPC0和SPIPC1寄存器来选择采用的针模式和引脚的信号方向，这里选择使能CLK、SIMO、SOMI三根信号线，并分别配置为输入、输入和输出；配置SPIFMT0寄存器先输出每组数据的“大端MSB”，根据ADS1178手册中对数据输出时序的要求，配置数据在CLK信号的下降沿输出，使CLK信号工作在13 MHz，同时配置现在的数据总线为16位。SPI的参考配置如表1所列。

表1 SPI的参考配置

在采样数据送到OMAPL137的SPI接口时，可以启动EDMA模块来对采样数据进行搬移。EDMA的触发事件为SPI的每一通道数据（16位）的接收中断，相当于完成一组（8通道）数据的传输需要8个触发事件。EDMA的参数相关配置如图2所示。其中，OPT、DSTCINT、SRCCIND和CCNT都需要根据应用情况来进行参数配置。

图2 EDMA的参考配置

2 软件设计

2.1 CPLD程序设计

CPLD中主要实现ADS1178对数据格式的要求。在检测到READY信号的电平变化后，以外部时钟ECLK为时钟基准，产生128个时钟周期（CLK）分别送给

OMAPL137和ADS1178，来完成8通道的数据传输。图3为等效原理图，CPLD程序流程如图4所示[3]。

2.2 采样程序设计

代码调试中的主要工作是测试同步采样A/D的8路通道。SPI和EDMA的参考配置及使能在上面已经完成。当ADS1178开始数据采集时，通过GPIO口由OMAPL137先向ADS1178发送一个由低变高的同步信号来通知ADS1178开始工作。当ADS1178完成了数据转换时，向OMAPL137发送一个由高到低

的READY信号，通知OMAPL137数据已经准备就绪，等待主芯片的时钟将数据送到数据线上；并在CPLD送出采样时钟后，等待EDMA的数据接收中断，当中断到来时完成数据的采集工作。采样程序流程如图5所示。

图3CPLD等效原理图

图5采样程序流程图4CPLD程序流程

3 系统测试

通过示波器可以观测到CLK（图6中上面的曲线）和SIMO（图6中下面的曲线）引脚的波形图。采样结果放在数组Adresult中，如图7所示。

从图6和图7中可以看出，采用SPI从模式的数据传输方法，可以通过CPLD上的程序设计得到128个连续的采样时钟，数据传递的连续性好，每组时钟之间不存在时钟间隔。在程序处理的后续阶段，通过配置EDMA的接收事件就可以连续接收多组数据， 在数据全部接收到OMAPL137中时触发一次中断便可完成接收工作，从而节省了处理器资源。

图6采样时钟及采样数据

图7接收数据

4 结论

在OMAPL137与ADS1178的实时采集数据传递问题上，采用SPI主模式进行数据接收时，每接收一组数据后都需要通过中断资源来变更接收地址。而本文通过SPI

从模式进行数据接收，可以在接收完多组数据后仅用一次接收中断便结束工作，节约了处理器资源，并且实际测试表明，传输数据的连续性和实时性较好。由此看出，采用SPI从模式配合CPLD来处理OMAPL137与ADS1178数据通信问题无疑是一种很好的解决方案。