本实例使用QuartusII中用于例化IP核的Megafunction配置一个PLL模块，PLL模块产生的25MHz时钟进行24位循环计数，24位计数器的最高位赋值给连接到LED指示灯的引脚上，由此实现了LED以固定频率闪烁的效果。

该实例的功能框图如图3.1所示。FPGA外部引脚的复位信号进入FPGA后，首先做了一次“异步复位，同步释放”的处理，然后这个复位信号输入到PLL模块，在PLL模块输出时钟有效后，它的锁定信号locked就会拉高，我们以此信号作为系统的复位信号，因此也做了“异步复位，同步释放”的处理。PLL的输入时钟为FPGA外部晶振产生的时钟信号，它经过PLL处理后产生一个25MHz的时钟信号，24位计数器在这个PLL时钟的“节拍”下不停的计数。