1 引言

随着雷达电子对抗技术的发展，雷达生存能力面临巨大挑战，低截获概率(Low Probability ofIntercept，简称LPI)雷达技术随之发展。为了实现LPI雷达在保证作用距离下降低峰值功率，采用大时宽、带宽积信号。因此，选择大时宽、 带宽信号是LPI雷达的研究重点。常规的脉压信号即线性调频(LFM)信号的参数相对固定，容易被识别，而相位编码信号采用在子码内调频，对实现硬件的要 求较高。为此，提出了采用非线性调频(Non-linear Frequency modulation，简称NLFM)和多种调制波交替工作方式，从而降低了截获的可能性，提高了雷达的生存能力。此外，还提出了一种可行的基于DDS技 术解决非线性调频信号的方案。

2 基本原理

2．1 tan调制信号

以tan调制信号(图1)为例，说明一般NLFM信号的筛选过程。由于tan函数在接近π／2时信号上升较快，为了降低非线性信号的多普勒频移敏感度，定义调频函数为：

选择在线性度较好的(一π／4，π/4)区间内作调频。为了处理简便，设中频f0=0，则信号的复数形式为：

式中：τ为时宽，τ=0～20μs；B为带宽，B=5 MHz，采样频率fs=2B。

对匹配滤波器采用hamming窗进行时域加权。图2给出tan调制信号在0．001B．0．0lB多普勒频移下的脉压结果。

由图1可见，tan调制采用线性度较好的区间，脉压结果与线性调频非常接近，这样可大大降低多普勒敏感度。虽然，在非常大的频移下，略微增大tan 调制主瓣的宽度，但因tan调制有较高的主旁瓣比，极易于处理。让该信号分时结合多脉冲，多波形的雷达信号，这样有助于提高雷达的反截获和防干扰能力，其 性能仿真基本满足雷达日常工作的需求。

2．2 DDS原理

直接数字频率合成器(Direct Digital Synthesizer，简称DDS)是一种从相位概念出发直接合成所需波形的频率合成技术。它由相位累加器、加法器、波形存储ROM、D／A转换器和低通滤波器(LPF)构成。图3给出DDS的原理框图。

图中：K为频率控制字；P为相位控制字；fc为参考时钟频率；N为相位累加器的字长：D为ROM数据位及D／A转换器的字长。相位累加器在fc的控 制下以步长K作累加，输出的N位二进制码在相位控制字P、波形控制字W相加后作为波形ROM的地址，对波形ROM寻址，波形ROM输出D位的幅度码 S(n)经D／A转换器变成阶梯波S(t)，再经低通滤波器滤波即可得到合成的信号波形。该合成信号波形取决于波形ROM中存储的幅值码，因此采用DDS 能够产生任意波形。

3 硬件设计

该系统硬件设计正是基于DDS原理设计的，其主控制器采用ADI公司的高性能DSP处理器AD-SP-BF531。 该器件具有以下特点：较高的工作速度，可提高波形转换速度，缩短转换时间；最高时钟频率为400 MHz；采用双处理单元结构，32位定点处理器；内部集成84 K字节SRAM存储器；具有PPI／GPIO、UART并行接口和SPI接口。该器件的工作原理是：接收计算机发送的雷达信号参数，经计算处理后产生DDS的控制参数和时序参数。控制参数CSR，CFR，CTWO，LSR，RDW等通过DSP的SPI接口发送至DDS；时序控制参数(脉冲重复周期和脉冲宽度)通过DSP的并行总线发送至系统分时序控制器EP2C20型FPGA。 FPGA产生DDS的UPDATE信号和线性调频方向控制信号PSI和PS2。DDS的参考时钟设置为单端输入(20 MHz)，其内部通过FRl寄存器倍频至400 MHz，作为DDS的系统时钟。DDS的AVDD引脚接1．8 V模拟电压，DVDD引脚接1．8 V数字电压，DVDD—I／O引脚接3．3 V数字电压，其参考时钟置为单端输入，一端接20 MHz时钟，另一端接地。图4给出该系统硬件设计结构框图。