4.4.3 时序分析

通过set_clock_gating_style -setup -hold 或 set_clock_gating_check指定。

AND门（图10）

图10

OR 门（图11）

图11

数值需要考虑到时钟歪斜的影响。

4.4.4 与dft流程的配合

1） 加入控制点（图12）

控制点的位置和控制信号可通过下面指令控制：

dc_shell> set_clock_gating_style -control_point before -control_signal scan_enable

图12

2） 加入观察点（图13）

在测试中，EN信号和control logic中的信号是测不到的，解决方式是加入观测逻辑。

dc_shell> set_clock_gating_style -control_signal test_mode \

-observation_point true \

-observation_logic_depth depth_value

图13

在测试模式，观察逻辑允许观测ENL信号，在正常操作模式，XOR树不消耗能量。

3） 测试信号与顶层测试端口连接

时钟门控单元的测试信号需要和顶层的测试端口相连，通过下指令进行，如图14所示。

图14

如果顶层有指定端口，将直接相连，否则，会创建此端口，并连接。