硬件设计  文章

DDR、DDR2 和 DDR3(-800)有最小频率限制,分别是 76.9MHz,125MHz 和 303MHz。 SDRAM、mobile SDRAM 和 mobile DDR 由于没有集成有 ...

本文设计了一种高增益低噪声的探测器读出电路，采用CTIA 与CDS 电路相结合，通过对CTIA 电路中积分电容的改进，使电路在宽范围内对微弱信号读出，并采用开关控制和CDS 电路来降低噪声，使电路信...

由多个电容组成的去耦旁路电路,电容怎么布局摆放,先大后小还是先小后大？

我们在画原理图时，经常会遇到管脚非常多的IC，比如FPGA, ARM Cortex-A 系列的SOC 等等，几百上千个管脚，如果自己去画原理图Symbol那是一件非常痛苦的事情，怎样去偷懒？

Allegro 能否单独关闭铺铜shape的显示而保留布线trace单独显示呢？作为如此强大的EDA设计软件，连这种功能都不能实现？您觉得呢？Follow me, 秀给你看！

T1、T2为分立的NMOS三极管，s为源极，d为漏极，g为栅极。Rp为上拉电阻，一个连接在s,g之间；另一个连接d与VDD2。g端连接VDD1。电路工作时，要求VDD1

焊接问题： 1．形成锡球，锡不能散布到整个焊盘？烙铁温度过低，或烙铁头太小；焊盘氧化。 2．拿开烙铁时候形成锡尖？ 烙铁不够温度，助焊剂没熔化，步起作用。 烙铁头温度过高，助...

在网上搜索了很多解决方法，诸如使用DB doctor进行检查等方法，都不见有作用。

最近需要修改电路板，所以需要重新出光绘，由于做板子的频率不是很高，所以Allegro出光绘的完整步骤不是特别熟悉，每次都需要观看于博士的视频，这次对整个步骤进行详细记录，利于以后操作指导。

QuartusII 6.0软件安装方法、安装license。

本文介绍了延长电子放大器寿命的方法。

在PCB外包合作过程中，乙方总是担心自己的劳动成果被甲方随意得到（未收到尾款的情况下），但是PCB设计文件不让甲方看确实不合适，不然对方怎么判定你的设计是否合格呢？

有好几个同事问我cadence之capture中关于保存元器件封装的问题。

根据经验法则，在高密度和高频率的场合通常使用四层板，就EMC而言比二层板好20DB以上。在四层板的条件下，往往可以使用一个完整的地平面和完整的电源平面，在这种条件下只需要进行分成几组的电路的地线与地...

现代半导体器件的规模越来越大，工作电压越来越低，导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、CMOS电路及接口电路造成的破坏等问题越来越引起人们的重视。电子...

当制作引脚数比较多的器件的原理图封装时，可以使用AD提供的“smart grid insert”功能快速制作原理图封装库。一直寻找这种方法，今天终于被我找到了。

AD9技巧之通过Excel快速制作原理图符号。

根据实际应用，总结allgero导入导出DXF文件步骤。