该课题的实现过程大体如下:先对4MHZ的信号进行分频使其变为1HZ;将该信号加入计数器中(模60和模24/12)实现基本时钟功能;然后在此基础上加入闹钟,秒表,整点报时,24/12小时制转换模块;最后在动态显示电路中实现上述功能。
《基于VHDL的FPGA与NIOS II实例精炼》第三章
至芯科技FPGA视频教程之verilog与vhdl
《基于VHDL的FPGA与NIOS II实例精炼》第八章
ZRtech手把手教你学FPGA第六集
《基于VHDL的FPGA与NIOS II实例精炼》第十章
《基于VHDL的FPGA与NIOS II实例精炼》第十二章
第二课 VHDL的基本结构—专辑:《fpga》
《基于VHDL的FPGA与NIOS II实例精炼》第十七章
x