数字钟一般是由振荡器、分频器、计数器、译码器、显示器等几部分组成。这些都是数字电路中应用最广泛的基本电路，本设计直接采用由CB555定时器设计的多谐振荡器产生振动周期为1s的脉冲。并将信号送入计数器进行计算，并把累加的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的显示电路“秒”相同，“时”的显示由两级计数器和译码器组成的二十四进制电路来实现。所有计时结果由六位数码管显示。本设计也可以采用单片机进行控制，虽然以单片机核心的数字式时钟制作方便，但是单片机的成本比逻辑芯片高，所以不太适合本设计。
畅学电子
