（一）选题：带清零的8位并行输入串行输出移位寄存器
并行与串行通信各有特点，并行速度相对较快，但成本较串行高，在一个系统中有些模块对速度要求高，相对而言有的对速度并没有过高的期望。所以在一个系统可以进行串并或并串变换。在此仅以八位并串变换为例
（二）芯片设计要求
引脚：八个并行输入端口
一个输出端口
时钟信号控制引脚 时钟信号禁止端 移位装载控制 复位
功能：数据并行的输入，串行的输出 实现所谓的并串变化
（三）引脚定义
输入引脚 ：a,b,c,d,e,f,g,h 8位并行输入信号
se 串行输入信号
输出引脚：q 串行输出信号
控制引脚： clk 时钟信号
fe 时钟信号禁止端
s1 移位装载控制端
reset 复位信号
畅学电子
