基于卷积码的编译码原理，使用VHDL语言和FPGA芯片设计并实现了（2，1，3）卷积码编译码器。其中译码器设计采用“截尾”的Viterbi译码算法，在支路量度计算、路径量度和译码路径的更新与存储以及判决与输出等环节的实现中采取了若干有效措施，节省了存储空间，提高了设计性能。最后通过仿真验证了设计的正确性与合理性。
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
FPGA/集成电路 笔试面试题09090003_0
Lesson32：如何使用TimeQuest—专辑：《quartus 教学视频》
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
x
畅学电子
