目前，高速网络处理系统的板级互连带宽达到了40 G比特速率级，这对网络处理系统的处理速度和吞吐量提出了极大的挑战。为解决核心路由器40 Gb/s POS线路接口板中器件间的高速数据交互难题，采用Interlaken协议对高速数据流接口设计方法进行了研究，利用高端FPGA的高速通道和IP核设计技术，完成了链路层处理芯片与转发、处理FPGA之间数据包的高速互联，系统设计8个高速通道，每通道速率达到6.25 Gb/s。测试结果表明，在相应的Interlaken IP突发配置参数下性能可以满足系统40 Gb/s吞吐率的要求，并就不同应用场景中IP核关键参数与控制寄存器的自适应、动态可重构配置进行了展望。
畅学电子
