利用现场可编程门阵列(FPGA)设计并实现直接数字频率合成器(DDS)。结合DDS的结构和原理,给出系统设计方法,并推导得到参考频率与输出频率间的关系。DDS具有高稳定度,高分辨率和高转换速度,同时利用Altera公司FPGA内的Nios软核设置和显示输出频率,方便且集成度高。
Verilog HDL设计与实战第21章 基于Qsys的第一个Nios II 系统
《基于VHDL的FPGA与NIOS II实例精炼》第十章
《基于VHDL的FPGA与NIOS II实例精炼》第十二章
《基于VHDL的FPGA与NIOS II实例精炼》第十七章
FPGA开发视频教程三:nios ii开发指南
《基于VHDL的FPGA与NIOS II实例精炼》第二十一章
《基于VHDL的FPGA与NIOS II实例精炼》第二十章
《基于VHDL的FPGA与NIOS II实例精炼》第十一章
x