为了解决CPU处理速度快，而液晶显示模块处理速度慢的矛盾，提高系统的运行的速度。利用FPGA以及异步FIFO的IP核实现液晶显示接口，在CPU和液晶模块之间建立一个FIFO缓冲区。同时根据液晶模块控制的流程设计了一个有限状态机，对液晶的数据命令信号进行控制，满足液晶模块读写的时序，实现了液晶模块控制命令以及显示数据的正确写入。测试结果表明，整个接口设计实现方式简单，可靠。
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
FPGA/集成电路 笔试面试题09090003_0
Lesson32：如何使用TimeQuest—专辑：《quartus 教学视频》
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
x
畅学电子
