设计基于FPGA的8段数码管动态显示IP核，介绍8段数码管内部结构及其驱动显示方式和IP核设计方法，给出8段数码管动态显示IP核的Verilog HDL程序源代码及其C语言驱动程序。此IP核可例化成1~8个共阴极（或共阳极）数码管控制器，能方便地控制1~8个数码管同时显示数字和小数点位。测试结果表明，该IP核工作可靠、稳定，可直接应用于电子设计中。
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
FPGA/集成电路 笔试面试题09090003_0
Lesson32：如何使用TimeQuest—专辑：《quartus 教学视频》
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
Cocktail
x
畅学电子
