针对数据加密算法的硬件设计，主要讨论了一个基于PCI 总线的数据加密系统的设计与实现过程。首先对系统体系结构以及在FPGA 芯片内部对PCI 接口模块的实现进行了分析，然后，采用硬件描述语言描述3DES 算法、PCI 接口模块及控制模块，重点是在FPGA芯片内部的加解密模块部分对3DES 加密算法进行了硬件平台上的设计与实现，即通过硬件描述语言和EDA 开发平台将3DES 算法实现到FPGA 当中，作为一个主要的功能模块完成了对数据的加解密过程。此外，对系统的主要功能部分还进行了一些仿真测试。结果表明，加密系统性能稳定、结构可靠。
畅学电子
