基于串行异步收发器（UART）的通信中经常用到循环冗余校验（CRC），常见的CRC校验电路多为串行校验， 校验所需时钟周期较多， 基于查找表或输入矩阵转换的并行算法，需要存储余数表，占用大量的硬件资源。该文利用输入和校验多项式的逻辑关系，成功地将基于字节的并行CRC校验算法运用于UART控制器中，在Xilinx公司的可编程门阵列（FPGA）芯片上验证通过，可实现连续多个字节校验。校验一个bit需要1/8时钟周期，降低了校验所需时钟频率，提高了通信的效率，保证了通信的可靠性。
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
FPGA/集成电路 笔试面试题09090003_0
Lesson32：如何使用TimeQuest—专辑：《quartus 教学视频》
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
x
畅学电子
