基于FPGA 的多路高速串并转换器设计.pdf-资料-单片机-FPGA

基于FPGA 的多路高速串并转换器设计.pdf

我要纠错

时间:05-29 15:18 查看:911次下载:162次

立即下载0金币
1.01 MB

简介：

高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex-4 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。