采用VHDL 语言设计,用CPLD 控制模/ 数转换电路, 完成多路模拟输入的高速同步数/ 模转换,具有容错和自检能力。CPLD 与处理器之间采用并行接口,具有很好的移植性、可靠性。
《基于VHDL的FPGA与NIOS II实例精炼》第三章
至芯科技FPGA视频教程之verilog与vhdl
《基于VHDL的FPGA与NIOS II实例精炼》第八章
ZRtech手把手教你学FPGA第六集
《基于VHDL的FPGA与NIOS II实例精炼》第十章
《基于VHDL的FPGA与NIOS II实例精炼》第十二章
第二课 VHDL的基本结构—专辑:《fpga》
《基于VHDL的FPGA与NIOS II实例精炼》第十七章
x