从状态机的角度，介绍一种I 2C 控制核的VHDL 设计方法。将其嵌入到FPGA 中， 用于实现与TMS320C6000 系列DSP 的接口，并配合DSP 的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存器的配置及其状态查询。着重介绍I2C控制核的总体设计方案，详细描述其内部命令状态机和时序状态机的工作原理及相应的VHDL 代码。此外，介绍I2C 控制核与DSP 相互通信中断处理机制的VHDL 实现方法。最后，给出在Xilinx 公司的ISE6.1+ModelSimXE5.7c 软件平台中进行EDA 的综合结果与时序仿真图。
畅学电子
