本文设计了一组基于CPLD的PLC背板总线协议接口芯片,协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程,25MHz下背板总线工作稳定的试验结果验证了协议芯片设计的可行性。
郭天祥CPLD系统设计及VHDL语言教程11-CPLD系统设计
cpld 9
cpld 10
cpld 3
cpld 8
cpld 7
cpld 6
郭天祥CPLD系统设计及VHDL语言教程04-CPLD系统设计
x