欲提高逐次逼近式A/D转换器的精度,常受到内部DAC(Digital-to-Analog Converter)结构参数误差等因素的制约,同时A/D转换器的低功耗问题亦受到关注.为减小电荷分布式DAC中电容离散引入的积累梯度误差, 改善输出积分线性度( INL, integral nonlinearity), 引入INLbounded算法对实际工艺条件下的DAC电容阵列的导通时序进行了优化.通过引入预增益级和Latch级,改进了内部比较器的结构,降低了静态功耗,提高了转换精度和工艺的可靠性.仿真结果表明,设计ADC的分辨率可达14bit,其INL提高2倍以上,功耗8.25mW.该设计可利用0.6μm2P2M标准的CMOS工艺实现.
畅学电子
