利用可编程逻辑器件(CPLD) , 以 EDA 工具为开发平台, 运用VHDL语言, 设计一个 10K~9.9MHz的数字频率计。
《基于VHDL的FPGA与NIOS II实例精炼》第三章
至芯科技FPGA视频教程之verilog与vhdl
《基于VHDL的FPGA与NIOS II实例精炼》第八章
ZRtech手把手教你学FPGA第六集
《基于VHDL的FPGA与NIOS II实例精炼》第十章
《基于VHDL的FPGA与NIOS II实例精炼》第十二章
第二课 VHDL的基本结构—专辑:《fpga》
《基于VHDL的FPGA与NIOS II实例精炼》第十七章
Cocktail
x