用硬件描述语言verilog HDL设计实现了一种嵌入式USB2.0主机控制器IP核,简要介绍了嵌入式USB主机设计背景,重点描述了USB主机控制器IP核的结构划分和各模块的设计分析,最后给出了nc-verilog功能仿真方案以及FPGA验证方案.通过nc-verilog功能仿真及FPGA验证表明,此IP核可以作为一个独立模块应用到嵌入式系统中.
第10讲：FPGA设计常用IP核-锁相环
王健带你征服汽车CAN总线—第一讲：CAN总线原理
王健带你征服汽车CAN总线—第三讲：怎样用程序控制CAN总线
王健带你征服汽车CAN总线—第二讲：CAN总线控制器
第十讲 FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
x
畅学电子
