FPGA工程师面试笔试试题.doc
时间:08-13 09:28
查看:1880次
下载:162次
简介：
1、 同步电路和异步电路的区别是什么?
2、 什么是同步逻辑和异步逻辑?
整个设计中只有一个全局时钟成为同步逻辑。
多时钟系统逻辑设计成为异步逻辑。
同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系.
3、什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求?(汉王笔试)
线与逻辑是两个输出信号相连可以实现与的功能.在硬件上,要用oc门来实现,由于不用 oc门可能使灌电流过大,而烧坏逻辑门. 同时在输出端口应加一个上拉电阻.
4、什么是Setup 和Holdup时间?
5、setup和holdup时间,区别.
6、解释setup time和hold time的定义和在时钟信号延迟时的变化
畅学电子
