时序约束对项目有什么影响？
（1）实现工具不会试图发现能够获得最佳速度的布局和布线方式。相反，设计实现工具试图满足您设定的性能目标。性能目标通过时序约束来实现。时序约束提高设计性能的途径是将逻辑放的尽可能近，从而使用尽可能短的布线资源。请注意，当我们讨论约束编辑器时，我们在这儿指的是Xilinx Constraints Editor
第十讲 FPGA设计常用IP核-锁相环
第10讲：FPGA设计常用IP核-锁相环
《吃豆人》——基于FPGA和51单片机的小游戏设计
Lesson31：时序分析基础—专辑：《quartus 教学视频》
FPGA/集成电路 笔试面试题09090001
FPGA/集成电路 笔试面试题09090003_0
Lesson32：如何使用TimeQuest—专辑：《quartus 教学视频》
第1讲：FPGA系统设计基础--华清远见fpga培训视频教程
x
畅学电子
