虽然在理论上非常合理，但星型接地原理却很难在实际中实施。举例来说，如果系统采用星型接地设计，而且绘制的所有信号路径都能使信号间的干扰最小并可尽量避免高阻抗信号或接地路径的影响，实施问题便随之而来。在电路图中加入电源时，电源就会增加不良的接地路径，或者流入现有接地路径的电源电流相当大和/或具有高噪声，从而破坏信号传输。为电路的不同部分单独提供电源（因而具有单独的接地回路）通常可以避免这个问题。例如，在混合信号应用中，通常要将模拟电源和数字电源分开，同时将在星型点处相连的模拟地和数字地分开。
单独的模拟地和数字地
事实上，数字电路具有噪声。饱和逻辑（例如TTL和CMOS）在开关过程中会短暂地从电源吸入大电流。但由于逻辑级的抗扰度可达数百毫伏以上，因而通常对电源去耦的要求不高。相反，模拟电路非常容易受噪声影响—包括在电源轨和接地轨上—因此，为了防止数字噪声影响模拟性能，应该把模拟电路和数字电路分开。这种分离涉及到接地回路和电源轨的分开，对混合信号系统而言可能比较麻烦。
然而，如果高精度混合信号系统要充分发挥性能，则必须具有单独的模拟地和数字地以及单独电源，这一点至关重要。事实上，虽然有些模拟电路采用+5 V单电源供电运行，但并不意味着该电路可以与微处理器、动态RAM、电扇或其他高电流设备共用相同+5 V高噪声电源。模拟部分必须使用此类电源以最高性能运行，而不只是保持运行。这一差别必然要求我们对电源轨和接地接口给予高度注意。
请注意，系统中的模拟地和数字地必须在某个点相连，以便让信号都参考相同的电位。这个星点（也称为模拟/数字公共点）要精心选择，确保数字电流不会流入系统模拟部分的地。在电源处设置公共点通常比较便利。
许多ADC和DAC都有单独的“模拟地”(AGND)和“数字地”(DGND)引脚。在设备数据手册上，通常建议用户在器件封装处将这些引脚连在一起。这点似乎与要求在电源处连接模拟地和数字地的建议相冲突；如果系统具有多个转换器，这点似乎与要求在单点处连接模拟地和数字地的建议相冲突。
其实并不存在冲突。这些引脚的“模拟地”和“数字地”标记是指引脚所连接到的转换器内部部分，而不是引脚必须连接到的系统地。对于ADC，这两个引脚通常应该连在一起，然后连接到系统的模拟地。由于转换器的模拟部分无法耐受数字电流经由焊线流至芯片时产生的压降，因此无法在IC封装内部将二者连接起来。但它们可以在外部连在一起。
图1显示了ADC的接地连接这一概念。这样的引脚接法会在一定程度上降低转换器的数字噪声抗扰度，降幅等于系统数字地和模拟地之间的共模噪声量。但是，由于数字噪声抗扰度经常在数百或数千毫伏水平，因此一般不太可能有问题。
模拟噪声抗扰度只会因转换器本身的外部数字电流流入模拟地而降低。这些电流应该保持很小，通过确保转换器输出没有高负载，可以最大程度地减小电流。实现这一目标的好方法是在ADC输出端使用低输入电流缓冲器，例如CMOS缓冲器-寄存器IC。
图1. 数据转换器的模拟地(AGND)和数字地(DGND)引脚应返回到系统模拟地。
如果转换器的逻辑电源利用一个小电阻隔离，并且通过0.1 μF (100 nF)电容去耦到模拟地，则转换器的所有快速边沿数字电流都将通过该电容流回地，而不会出现在外部地电路中。如果保持低阻抗模拟地，而能够充分保证模拟性能，那么外部数字地电流所产生的额外噪声基本上不会构成问题。
接地层
接地层的使用与上文讨论的星型接地系统相关。为了实施接地层，双面PCB（或多层PCB的一层）的一面由连续铜制造，而且用作地。其理论基础是大量金属具有可能最低的电阻。由于使用大型扁平导体，它也具有可能最低的电感。因而，它提供了最佳导电性能，包括最大程度地降低导电平面之间的杂散接地差异电压。
请注意，接地层概念还可以延伸，包括 电压层。电压层提供类似于接地层的优势—极低阻抗的导体—但只用于一个（或多个）系统电源电压。因此，系统可能具有多个电压层以及接地层。
虽然接地层可以解决很多地阻抗问题，但它们并非灵丹妙药。即使是一片连续的铜箔，也会有残留电阻和电感；在特定情况下，这些就足以妨碍电路正常工作。设计人员应该注意不要在接地层注入很高电流，因为这样可能产生压降，从而干扰敏感电路。
保持低阻抗大面积接地层对目前所有模拟电路都很重要。接地层不仅用作去耦高频电流（源于快速数字逻辑）的低阻抗返回路径，还能将EMI/RFI辐射降至最低。由于接地层的屏蔽作用，电路受外部EMI/RFI的影响也会降低。
接地层还允许使用传输线路技术（微带线或带状线）传输高速数字或模拟信号，此类技术需要可控阻抗。
由于“总线(bus wire)”在大多数逻辑转换等效频率下具有阻抗，将其用作“地”完全不能接受。例如，#22标准导线具有约20 nH/in的电感。由逻辑信号产生的压摆率为10 mA/ns的瞬态电流，流经1英寸该导线时将形成200 mV的无用压降：
(1) 图2显示数字返回电流调制模拟返回电流的情况（顶图）。接地返回导线电感和电阻由模拟和数字电路共享，这会造成相互影响，最终产生误差。一个可能的解决方案是让数字返回电流路径直接流向GND REF，如底图所示。这显示了“星型”或单点接地系统的基本概念。在包含多个高频返回路径的系统中很难实现真正的单点接地。因为各返回电流导线的物理长度将引入寄生电阻和电感，所以获得低阻抗高频接地就很困难。实际操作中，电流回路必须由大面积接地层组成，以便获取高频电流下的低阻抗。如果无低阻抗接地层，则几乎不可能避免上述共享阻抗，特别是在高频下。对于具有2 V峰峰值范围的信号，此压降会转化为大约200 mV或10%的误差（大约“3.5位精度”）。即使在全数字电路中，该误差也会大幅降低逻辑噪声裕量。
所有集成电路接地引脚应直接焊接到低阻抗接地层，从而将串联电感和电阻降至最低。对于高速器件，不推荐使用传统IC插槽。即使是“小尺寸”插槽，额外电感和电容也可能引入无用的共享路径，从而破坏器件性能。如果插槽必须配合DIP封装使用，例如在制作原型时，个别“引脚插槽”或“笼式插座”是可以接受的。以上引脚插槽提供封盖和无封盖两种版本。由于使用弹簧加载金触点，确保了IC引脚具有良好的电气和机械连接。不过，反复插拔可能降低其性能。
图2. 流入模拟返回路径的数字电流产生误差电压。
应使用低电感、表面贴装陶瓷电容，将电源引脚直接去耦至接地层。如果必须使用通孔式陶瓷电容，则它们的引脚长度应该小于1 mm。陶瓷电容应尽量靠近IC电源引脚。噪声过滤还可能需要铁氧体磁珠。
这样的话，可以说“地”越多越好吗？接地层能解决许多地阻抗问题，但并不能全部解决。即使是一片连续的铜箔，也会有残留电阻和电感；在特定情况下，这些就足以妨碍电路正常工作。图3说明了这个问题，并给出了解决方法。
图3. 割裂接地层可以改变电流流向，从而提高精度。
由于实际机械设计的原因，电源输入连接器在电路板的一端，而需要靠近散热器的电源输出部分则在另一端。电路板具有100 mm宽的接地层，还有电流为15 A的功率放大器。如果接地层厚0.038 mm，15 A的电流流过时会产生68 μV/mm的压降。对于任何共用该PCB且以地为参考的精密模拟电路，这种压降都会引起严重问题。可以割裂接地层，让大电流不流入精密电路区域，而迫使它环绕割裂位置流动。这样可以防止接地问题（在这种情况下确实存在），不过该电流流过的接地层部分中电压梯度会提高。
在多个接地层系统中，请务必避免覆盖接地层，特别是模拟层和数字层。该问题将导致从一个层（可能是数字地）到另一个层的容性耦合。要记住，电容是由两个导体（两个接地层）组成的，中间用绝缘体（PC板材料）隔离。
具有低数字电流的混合信号IC的接地和去耦
敏感的模拟元件，例如放大器和基准电压源，必须参考和去耦至模拟接地层。具有低数字电流的ADC和DAC（和其他混合信号IC）一般应视为模拟元件，同样接地并去耦至模拟接地层。乍看之下，这一要求似乎有些矛盾，因为转换器具有模拟和数字接口，且通常有指定为模拟接地(AGND)和数字接地(DGND)的引脚。图4有助于解释这一两难问题。
图4. 具有低内部数字电流的混合信号IC的正确接地。
同时具有模拟和数字电路的IC（例如ADC或DAC）内部，接地通常保持独立，以免将数字信号耦合至模拟电路内。图4显示了一个简单的转换器模型。将芯片焊盘连接到封装引脚难免产生线焊电感和电阻，IC设计人员对此是无能为力的，心中清楚即可。快速变化的数字电流在B点产生电压，且必然会通过杂散电容CSTRAY耦合至模拟电路的A点。此外，IC封装的每对相邻引脚间约有0.2 pF的杂散电容，同样无法避免！IC设计人员的任务是排除此影响让芯片正常工作。不过，为了防止进一步耦合，AGND和DGND应通过最短的引线在外部连在一起，并接到模拟接地层。DGND连接内的任何额外阻抗将在B点产生更多数字噪声；继而使更多数字噪声通过杂散电容耦合至模拟电路。请注意，将DGND连接到数字接地层会在AGND和DGND引脚两端施加 VNOISE ，带来严重问题！
“DGND”名称表示此引脚连接到IC的数字地，但并不意味着此引脚必须连接到系统的数字地。可以更准确地将其称为IC的内部“数字回路”。
这种安排确实可能给模拟接地层带来少量数字噪声，但这些电流非常小，只要确保转换器输出不会驱动较大扇出（通常不会如此设计）就能降至最低。将转换器数字端口上的扇出降至最低（也意味着电流更低），还能让转换器逻辑转换波形少受振铃影响，尽可能减少数字开关电流，从而减少至转换器模拟端口的耦合。通过插入小型有损铁氧体磁珠，如图4所示，逻辑电源引脚pin (VD) 可进一步与模拟电源隔离。转换器的内部瞬态数字电流将在小环路内流动，从VD经去耦电容到达DGND（此路径用图中红线表示）。因此瞬态数字电流不会出现在外部模拟接地层上，而是局限于环路内。VD引脚去耦电容应尽可能靠近转换器安装，以便将寄生电感降至最低。去耦电容应为低电感陶瓷型，通常介于0.01 μF (10 nF)和0.1 μF (100 nF)之间。
再强调一次，没有任何一种接地方案适用于所有应用。但是，通过了解各个选项和提前进行规则，可以最大程度地减少问题。
畅学电子
