问题1： 

在做一个项目时，发现该项目（主要才用原理图设计）可以在Quartus 9.0版本上编辑，但是无法编译通过，表现在会提示一个弹窗的错误，选择no可以继续进行，结束时也没有提示error,但是并没有正常编译通过。因此也就无法进行modelsim仿真，表现为每一次modelsim的结果都是一样的。 
解决方案：　

此时将整个项目关闭，用11.0版本打开，不要修改，直接编译就可以通过，没有错误出现。此时，已可进行正常的仿真。同时，使用９.０打开该项目也可以进行仿真了。

原因： 

估计这个原因是，在９.０编译时，某些文件没有生成，所以无法仿真出结果。

问题2： 

在选定具体芯片后，出现错误，例如芯片选为Cyclone II EP2C35F672C6，出现调用的RAM模块错误。如下：

当芯片选择为EP2C35F672C6时，发现直接编译通不过，出现一些关于8051Core模块内部调用的RAM模块LPM_RAM_DQ的错误信息“this mode is not supported in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature”

解决方案： 

打开工程设置，定位到选项卡左侧的“ASSIGNMENTS | SETTING | ANALYSIS&SYNHESIS”页；然后在默认参数设置（SETTINGS_DEFAULT PATAMETERS）中添加一个名（NAME）为 CYCLONEII_SAFE_WRITE、值（DEFAULT SETTING）为VERIFIED_SAFE的参数； 

如下图所示： 

原因： 

这可能是因为，原理图设计是，调用的ram模块不是对于的具体的某一款芯片，或者原设计是采用Cyclone I型芯片，现在要应用在Cyclone II上。