-
软件使用版本：Quartus II 13.0+Modelsim_Altera10.1d
工程使用例 ...
by
永不止步步 | 发表时间 2015-06-11
|1674次查看
-
在飞行模拟器的设计中，为了使数据能够快速有效地在飞行模拟器的各个模块之间进行高速传递，提出了一种使用 ...
by
永不止步步 | 发表时间 2014-04-18
|1664次查看
-
本文采用Verilog-HDL语言设计的支持红外通信协议IRDA1.0UART的软核既可单独作为UA ...
by
畅学e | 发表时间 2015-04-24
|1649次查看
-
设计了一组基于CPLD的PLC背板总线协议接口芯片，协议芯片可以区分PLC的背板总线的周期性数据和非 ...
by
永不止步步 | 发表时间 2014-07-26
|1625次查看
-
采用时钟计数方法实现的单稳态脉冲展宽电路，能够有效、方便地对输入脉冲进行展宽和压缩。单稳态展宽电路的 ...
-
软件使用版本：Quartus II 13.0+Modelsim_Altera10.1d
工程使用例 ...
by
永不止步步 | 发表时间 2015-06-11
|1593次查看
-
本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多 ...
by
宝啦宝呀 | 发表时间 2015-05-08
|1582次查看
-
VHDL其英文全名为VHSIC Hardware Description Language，而VH ...
by
lotuse | 发表时间 2016-08-02
|1577次查看
-
以CPLD器件EPM7128SLC84—6为核心的电器定时开关控制系统设计实现24小时制时钟功能，可 ...
-
本章讲述在Verilog HDL中编写表达式的基础。表达式由操作数和操作符组成。表达式可以在出现数值 ...
by
期待 | 发表时间 2015-05-25
|1552次查看
-
模块是Verilog的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设 ...
by
期待 | 发表时间 2015-05-25
|1524次查看
-
为了满足高速图像数据采集系统中对高带宽和大容量的要求，利用Virtex-7 系列FPGA 外接DDR ...
-
随着电子对抗技术的快速发展，在有源式干扰机中需要用到数字高斯白噪声。通过对混合同余法产生随机序列的原 ...
-
本文验证了仿真两类HDL（VHDL和Verilog HDL）设计的ALTERA项目必须分开建立仿真库 ...
by
永不止步步 | 发表时间 2015-10-16
|1440次查看
-
Verilog支持设计者从算法的角度，即从电路外部行为的角度对其进行描述，在这个层次上设计数字电 ...
by
lotuse | 发表时间 2016-09-06
|1424次查看
-
HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系 ...
by
期待 | 发表时间 2015-05-25
|1423次查看
-
通用异步收发器UART常用于微机和外设之间的数据交换，针对UART的特点，提出了一种基于Verilo ...
by
畅学e | 发表时间 2015-05-13
|1419次查看
-
随着集成电路技术的发展, 在现代电子设计中，可编程逻辑器件的运用越来越多,原因在于其规模大,体积小, ...
by
倩倩 | 发表时间 2014-06-25
|1402次查看
-
本文介绍了Verilog HDL高级语法结构―任务（TASK） ...
by
畅学e | 发表时间 2015-05-14
|1382次查看
-
文章给出了一种基于FPGA并利用Verilog HDL实现的CMI编码设计方法。研究了CMI码型的编 ...
畅学电子
