-
本文结合SPWM算法及FPGA的特点，以Actel FPGA作为控制核心，用verilog HDL语 ...
by
lihong | 发表时间 2015-11-21
|1702次查看
-
这篇文章主要实现对组合逻辑电路的一些常用模块的实现。组合逻辑中，包括译码器，编码器，输入输出选择器， ...
by
lotuse | 发表时间 2016-12-03
|1696次查看
-
习惯了自己发现一些小问题，既然发现了，就记下来吧，不然又要忘了，这是多么悲痛的领悟。 ...
by
永不止步步 | 发表时间 2015-10-21
|1671次查看
-
软件使用版本：Quartus II 13.0+Modelsim_Altera10.1d
工程使用例 ...
by
永不止步步 | 发表时间 2015-06-11
|1664次查看
-
模块（module）是verilog最基本的概念，是v设计中的基本单元，每个v设计的系统中都由若干m ...
by
期待 | 发表时间 2015-04-09
|1658次查看
-
在飞行模拟器的设计中，为了使数据能够快速有效地在飞行模拟器的各个模块之间进行高速传递，提出了一种使用 ...
by
永不止步步 | 发表时间 2014-04-18
|1653次查看
-
随着设计的复杂程度不断增加，要求把更多的资源放到验证上，不但要求验证能够覆盖所有的功能，还希望能够给 ...
by
倩倩 | 发表时间 2014-06-12
|1642次查看
-
本文采用verilog-HDL语言设计的支持红外通信协议IRDA1.0UART的软核既可单独作为UA ...
by
畅学e | 发表时间 2015-04-24
|1640次查看
-
1.verilog语言及其于硬件电路之间的关系。
2.器件结构（最好熟练掌握Spartan3，Ve ...
by
晴空万里 | 发表时间 2014-07-26
|1638次查看
-
这两天在做verilog的ds1302，ds1302中有一个端口是输入/输出管教。即这个管教即是输出 ...
by
期待 | 发表时间 2015-04-11
|1634次查看
-
在 verilog 语言最难弄明白的结构中“非阻塞赋值”要算一个。甚至是一些很有经验的工程师也不完全 ...
by
Dabing | 发表时间 2015-02-03
|1612次查看
-
采用时钟计数方法实现的单稳态脉冲展宽电路，能够有效、方便地对输入脉冲进行展宽和压缩。单稳态展宽电路的 ...
-
设计了一组基于CPLD的PLC背板总线协议接口芯片，协议芯片可以区分PLC的背板总线的周期性数据和非 ...
by
永不止步步 | 发表时间 2014-07-26
|1611次查看
-
Candence混合仿真（spectre verilog）的一点心得1、IO口的问题。2、veril ...
by
Dabing | 发表时间 2015-02-04
|1607次查看
-
软件使用版本：Quartus II 13.0+Modelsim_Altera10.1d
工程使用例 ...
by
永不止步步 | 发表时间 2015-06-11
|1583次查看
-
VHDL全名Very-High-Speed Integrated Circuit Hardware ...
by
Dabing | 发表时间 2015-02-03
|1575次查看
-
创作者将verilog世界中的万物都看做【数据】，而【数据】被分成两大类即【常量】和【变量】，而无论 ...
by
一帘幽梦飞 | 发表时间 2014-09-26
|1569次查看
-
VHDL其英文全名为VHSIC Hardware Description Language，而VH ...
by
lotuse | 发表时间 2016-08-02
|1564次查看
-
本系统以AD7892SQ和CPLD(复杂可编程逻辑器件)为核心设计了一个多路信号采集电路，包括模拟多 ...
by
宝啦宝呀 | 发表时间 2015-05-08
|1562次查看
-
随着高清影音时代的到来，新的高清多媒体接口技术也渐趋成熟。本文研究了高清多媒体接口的编码和解码功能， ...
by
露水非海 | 发表时间 2015-11-27
|1553次查看
畅学电子
