-
本文章是关于verilog之可综合与不可综合的。 ...
by
独狼 | 发表时间 2016-04-29
|1472次查看
-
随着高清影音时代的到来，新的高清多媒体接口技术也渐趋成熟。本文研究了高清多媒体接口的编码和解码功能， ...
by
露水非海 | 发表时间 2015-11-27
|1466次查看
-
本章讲述在verilog HDL中编写表达式的基础。表达式由操作数和操作符组成。表达式可以在出现数值 ...
by
期待 | 发表时间 2015-05-25
|1463次查看
-
提出了一种基于AVS 标准的高效的运动补偿电路硬件结构, 该设计采用了8 ×8 块级流水线操作, 运 ...
-
本文讲了FPGA verilog中的function用法，如下： ...
by
晓晓nn | 发表时间 2018-08-11
|1437次查看
-
有感于之前IIC通信中第一次使用verilog的inout端口，早就想写点什么。有些人可能会认为所谓 ...
by
永不止步步 | 发表时间 2015-08-26
|1436次查看
-
众所周知，HLS是Xilinx于几年前推出的一个高级综合工具，可以直接把C/C++代码，转换成可综合 ...
by
lotuse | 发表时间 2016-08-16
|1436次查看
-
模块是verilog的基本描述单位,用于描述某个设计的功能或结构及其与其他模块通信的外部端口。一个设 ...
by
期待 | 发表时间 2015-05-25
|1434次查看
-
现在在cadence中用NC仿真数字电路的时候，遇到了信号强度的问题，就研究了以下。原来verilo ...
by
期待 | 发表时间 2015-04-11
|1434次查看
-
。本文结合NCverilog，DesignCompile，Astro等ASIC设计所用到的EDA软件 ...
by
晓晓nn | 发表时间 2016-11-28
|1433次查看
-
记得很久以前，用单片机玩数码管的时候，我们用“%”和“/”将一个长长的数字一一分离出来逐个显示在数码 ...
by
永不止步步 | 发表时间 2015-06-11
|1421次查看
-
这几天复习了一下verilog的语法知识，就借此写写我对这些东西的想法吧。感觉呢，是和C语言差不 ...
by
露水非海 | 发表时间 2016-01-16
|1413次查看
-
本文验证了仿真两类HDL（VHDL和verilog HDL）设计的ALTERA项目必须分开建立仿真库 ...
by
永不止步步 | 发表时间 2015-10-16
|1405次查看
-
利用Moelsim的FLI功能，用c语言对所设计的模型进行功能验证，可以加大验证代码的覆盖率，减少验 ...
by
A123 | 发表时间 2015-05-13
|1401次查看
-
为了满足高速图像数据采集系统中对高带宽和大容量的要求，利用Virtex-7 系列FPGA 外接DDR ...
-
随着电子对抗技术的快速发展，在有源式干扰机中需要用到数字高斯白噪声。通过对混合同余法产生随机序列的原 ...
-
verilog支持设计者从算法的角度，即从电路外部行为的角度对其进行描述，在这个层次上设计数字电 ...
by
lotuse | 发表时间 2016-09-06
|1380次查看
-
硬件描述语言verilog为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式，同时，为计 ...
by
A123 | 发表时间 2015-04-29
|1377次查看
-
HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系 ...
by
期待 | 发表时间 2015-05-25
|1375次查看
-
通用异步收发器UART常用于微机和外设之间的数据交换，针对UART的特点，提出了一种基于Verilo ...
by
畅学e | 发表时间 2015-05-13
|1371次查看
畅学电子
