课设
毕设
论文
工具
软件
开发学习套件
礼品中心
助学活动
校园大使
讲师招募
黑板报
联系我们
畅学电子
首页
学习
单片机
硬件设计
软件开发
技术应用
基础课
课设毕设
电子竞赛
职场创业
课程
计划
项目
小组
登录
注册
文章
资料
视频
课程
课时
学习计划
项目
话题
小组
用户
[ 文章 ]
DSP硬件实现的优化(三)—高速大规模FIR或者
乘加算法
硬件优化思路
在FPGA设计中,乘法器大部分使用的是内嵌的DSP硬核,如果系统需要跑很高的时钟频率的话,此时会视综 ...
by
hcay
|
发表时间 2014-10-13
|
2870次查看
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!
已有畅学电子网帐号?
登录
可从合作网站帐号登录:
QQ
新浪微博
x