-
本实例将用到FPGA内部的PLL资源，输入FPGA引脚上的25MHz时钟，配置PLL使其输出4路分别 ...
by
晓晓nn | 发表时间 2018-07-07
|1385次查看
-
TXD 是80C51单片机的P3.1口，RXD 是80C51单片机的P3.0口，T1 溢出率 是 ...
by
期待 | 发表时间 2015-04-10
|1380次查看
-
针对现有俄式ГОСТ18977总线的实现方式中传输速率不兼容的问题，设计并实现了一种基于CPLD的Г ...
by
倩倩 | 发表时间 2014-06-20
|1375次查看
-
上电复位后默认XT2关，ACLK来自XT1，MCLK和SMCLK都来自DCO。
掌握通过对寄存器的 ...
by
期待 | 发表时间 2015-04-07
|1372次查看
-
提出一种基于DDS和FPGA技术的通用多通道PCI数据采集卡的实现方案。采用DDS器件输出信号经过整 ...
by
畅学e | 发表时间 2015-05-05
|1360次查看
-
STM32---IWDG独立看门狗的使用；独立看门狗(IWDG)由专用的40kHz的低速时钟驱动，即 ...
by
畅学电子 | 发表时间 2014-09-04
|1359次查看
-
在项目中，遇到一个时钟分频电路，我要对其进行仿真，但是由于没有复位端，仿真时输出端的初始态是不确定 ...
-
分频，是的，这个概念也很重要。分频是指将一单一频率信号的频率降低为原来的1/N，就叫N分频。实现分频 ...
by
lotuse | 发表时间 2016-12-03
|1332次查看
-
提出了一种利用分频电路和放大电路实现对LM331构成的频率/电压转换电路输入信号频率范围进行扩展的 ...
by
AJ代发 | 发表时间 2016-05-06
|1306次查看
-
断电延时型时间继电器由最早分离器件构成（延时精度低、延时时间短）;现用相应可编程定时集成电路或CMO ...
by
A123 | 发表时间 2015-04-27
|1283次查看
-
以ADF4153小数分频频率合成器为例，研究了其外围环路滤波器的设计方法，给出了基于芯片测试的环路滤 ...
by
永不止步步 | 发表时间 2014-08-11
|1276次查看
-
本文简要介绍了在FPGA中实现全数字锁相环(DPLL)的原理与方法，以解决在同步串行数据通信时的同步 ...
by
王者风范 | 发表时间 2015-11-17
|1264次查看
-
PE3240是Peregrine公司最新推出的高性能整数分频PLL芯片。本文介绍了采用PE3240实 ...
by
lihong | 发表时间 2016-03-11
|1261次查看
-
采用电流型控制芯片UC3846工作时，可通过反相器和脉冲计数器来分频分相，从而实现两电源模块的交错并 ...
by
lihong | 发表时间 2015-12-16
|1257次查看
-
在数字移动通信系统的设计过程中，经常采用跳频方法来提高通信系统的抗干扰、抗多径衰落能力。但这要求快速 ...
by
郭秀斌 | 发表时间 2014-05-13
|1250次查看
-
由于社会发展和环境变化，滑坡灾害发生十分频繁，传统的有线通信方式监测系统很难实现。 ...
by
州仔 | 发表时间 2014-02-13
|1236次查看
-
一般正常运行时，我们使用的时HSE（外部高速时钟源），当准备进入低功耗时，我们会切换到内部高速时钟H ...
by
王者风范 | 发表时间 2015-12-17
|1203次查看
-
本文介绍了射频控制模块中定时发送器" style="color:blue;text-decorati ...
by
期待 | 发表时间 2015-05-23
|1192次查看
-
先容一种超高速，宽分频范围的四分频器的设计。后仿真结果表明该四分频器的最高工作频率为37 GHz，当 ...
by
永不止步步 | 发表时间 2014-10-15
|1171次查看
-
在使用同一时钟源产生多个时钟时，一个常见的问题是噪声，通常表现为存在于噪底之上的杂散， ...
by
粽子糖果 | 发表时间 2017-05-16
|1154次查看
畅学电子
