-
介绍了一种用于DSP内嵌锁相环的低功耗、高线性CMOS压控环形振荡器。电路采用四级延迟单元来获得相位 ...
by
畅学e | 发表时间 2015-05-04
|1392次查看
-
本文带领大家一起学习什么事异步时钟同步化。 ...
by
露水非海 | 发表时间 2016-05-18
|1390次查看
-
接口确定以后，FPGA内部如何规划?首先需要考虑就是时钟和复位。时钟：根据时钟的分类，可以分为逻辑时 ...
by
hcay | 发表时间 2014-11-03
|1390次查看
-
为了降低无线网络的组网成本和提高覆盖范围，射频拉远技术广泛应用在3G网络建设，可把原基站内的基带单元 ...
by
凯瑞 | 发表时间 2015-04-17
|1388次查看
-
最近在研究K60的USB和以太网部分，因为自己一直想搞搞，尤其是前一段时间玩了玩我前几篇博客里提到的 ...
by
期待 | 发表时间 2015-04-11
|1388次查看
-
如下图所示为数码显示日历时钟电路。它能同时显示月、日、时、分、秒和星期，月、日、星期自动转换，每天可 ...
by
永不止步步 | 发表时间 2015-04-03
|1387次查看
-
一个全双工UART(通用异步接收发送器)的串行I/O口，用于实现单片机之间或单片机与微机之间的串行通 ...
by
粽子糖果 | 发表时间 2016-11-17
|1387次查看
-
本实例将用到FPGA内部的PLL资源，输入FPGA引脚上的25MHz时钟，配置PLL使其输出4路分别 ...
by
晓晓nn | 发表时间 2018-07-07
|1386次查看
-
在本文中，我们将讨论抖动传递及其性能，以及相位噪声测量技术的局限性。 ...
-
在数字电路设计中，时钟信号是一种在高态与低态之间振荡的信号，决定着电路的性能。在应用中，逻辑可能在上 ...
by
露水非海 | 发表时间 2016-03-22
|1385次查看
-
由于准双向口的上拉能力较弱，1T单片机速度又太快，导致软件执行端口拉高后，在两个CPU时钟延时后端口 ...
by
期待 | 发表时间 2015-04-08
|1385次查看
-
超低抖动时钟合成器的设计挑战 ...
by
黑魔 | 发表时间 2014-03-17
|1381次查看
-
对FPGA设计新手来说，什么时候用DCM、PLL、PMCD和MMCM四大类型中的哪一种，让他们颇为困 ...
by
宝啦宝呀 | 发表时间 2015-05-08
|1380次查看
-
时钟是整个电路最重要、最特殊的信号，系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信 ...
-
本设计可以创建一个两倍于FPGA时钟频率的脉冲信号。 ...
by
永不止步步 | 发表时间 2014-12-30
|1377次查看
-
AVR单片机可运行的实时时钟源程序 ...
by
永不止步步 | 发表时间 2014-03-22
|1377次查看
-
高速信号有效的建立保持窗口比较小，要让数据和控制信号都落在有效窗口内，数据、时钟或数据之间、控制信号 ...
by
hcay | 发表时间 2015-01-12
|1374次查看
-
射频卡需要利用一个往往有噪声的输入时钟生成各种时钟。这些输出时钟当中很少与输入时钟是整数关系。所有时 ...
by
小尚 | 发表时间 2015-11-17
|1374次查看
-
互补金属氧化物半导体(CMOS)技术的发展使电路密度迅速增加，器件的开关速度更快，以及更高的输入和输 ...
by
露水非海 | 发表时间 2016-04-13
|1373次查看
-
上电复位后默认XT2关，ACLK来自XT1，MCLK和SMCLK都来自DCO。
掌握通过对寄存器的 ...
by
期待 | 发表时间 2015-04-07
|1373次查看
畅学电子
