本篇博客是第一次专门写某个芯片的了，其实也算是一种工程经验和心得体会，毕竟老写代码编程之类的，都会觉着腻歪，以前有写过一些硬件设计心得，那么本篇就算是我探索的另外一种模式吧，希望看了本篇博客的网友有所收获，呵呵~

我们知道K60塔式的以太网部分用的物理层芯片是KSZ8041，在运行在RMII通信模式下，需要该芯片与k60的时钟保持同步（同频同相），所以简单的处理方式就是直接把K60的时钟输入与KSZ8041时钟输入直接连到一块儿（前提是要用有源晶振，我自己画的板子采用就是这种方式，50M有源晶振），不过在塔式系统里采用了一种零延迟时钟缓冲器芯片NB2304，同时给两个时钟输入端提供同步的时钟信号，提高了系统的稳定性（哎，俺的山寨板子的用法就显得真有点丢人了，哈哈），而且还可以倍频和分频。好了，废话不多说了，下面就开始正题：

NB2304（NXP荣誉出品，咳咳，又开始给NXP插广告了，勿拍砖，呵呵），零延迟时钟缓冲器，其实其内部就是简单的一个锁相环（PLL），而且有两种型号NB2304A*1（输出等于输入），NB2304A*2（可以倍频和分频），塔式系统上用的后者，采用TWR_SER板卡上的25M有源晶振倍频至50MHz分别给K60和KSZ8041提供时钟，作为它们的时钟源。下面上图，看看NB2304内部框图，然后就一目了然了（其实结构很简单，本篇博客之所以提出来就是为了让些初级硬件设计的网友知道有这种芯片，方便以后开发设计，嘿嘿）：

该芯片采用3.3v供电，输入频率在15MHz~133MHz，具体参数参考E文datasheet，比较简单就不多说了。然后说说其使用方法，其实参考下表即可：

这里对表做下解析，其实其输出频率是由时钟反馈端（FBK）和BANK区决定的。对A*1型号来说，FBK接到A区和B区都是一样的，输出频率等于输入频率；对A*2来说就涉及到倍频和分频了，当FBK与A区（即CLKA）连接时，CLKA输出频率等于输入频率，CLKB频率等于输入频率的1/2，当FBK与B区（即CLKB）连接时，CLKA输出频率等于输入频率的2倍，CLKB频率等于输入频率，从而达到了分频和倍频的目的。TWR_SER应用电路如下图所示：

到这里就介绍完毕了，呵呵，个人觉着此类芯片还是不错的（当然本人硬件设计上经验还尚浅，估计早就有高人在用了），起码给我们以后的设计提供一个参考就足以了，哈哈。