-
本文章是关于ADC/DAC设计经典问答，涵盖时钟占空比、共模电压、增益误差、微分相 ...
by
粽子糖果 | 发表时间 2017-06-05
|1374次查看
-
晶振输出串电阻就来自于最小化设计，对于数字电路里最重要的时钟源部分，应该特别注意保证信号完整性，最小 ...
by
粽子糖果 | 发表时间 2016-12-16
|1372次查看
-
本文章是关于ADC/DAC设计经典问答，涵盖时钟占空比、共模电压、增益误差、微分相位误差、互调失真等 ...
by
lotuse | 发表时间 2016-08-25
|1372次查看
-
使用 MSP430 内部时钟生成随机数字：“生成真随机数字入门指南” ...
by
黑魔 | 发表时间 2014-03-17
|1368次查看
-
CPU时钟频率在过去5年里没有增加是很多不同类别的原因导致的。当设计一个CPU的微架构时，其中一个关 ...
-
本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。 ...
by
永不止步步 | 发表时间 2015-03-06
|1365次查看
-
随着FPGA设计越来越复杂，芯片内部的时钟域也越来越多，使全局复位已不能够适应FPGA设计的需求，更 ...
by
永不止步步 | 发表时间 2014-02-24
|1364次查看
-
RF电路板设计最重要的是不该有信号的地方要隔离信号，而该有信号的地方一定要获得信号。这就要求我们有意 ...
by
永不止步步 | 发表时间 2014-08-14
|1360次查看
-
用于提供测量血压时的时间和日期，以便于以后进行查询使用。方便于使用者对自己一段时间的血压有个清晰的记 ...
by
永不止步步 | 发表时间 2014-08-20
|1359次查看
-
说到异步时钟域的信号处理，想必是一个FPGA设计中很关键的技术，也是令很多工程师对FPGA望而却步的 ...
by
永不止步步 | 发表时间 2015-03-06
|1358次查看
-
本文根据2.5Gbps高速串行收发器的工作实际，为降低后续电路设计难度，采用工作速率较高的电流模式逻 ...
by
永不止步步 | 发表时间 2014-10-10
|1357次查看
-
本文针对用单片机制作电子钟或要求根据时钟启控的控制系统时，出现的校准了的电子时钟的时间竟然变快或是变 ...
by
永不止步步 | 发表时间 2014-08-25
|1355次查看
-
在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。
、HSI是高速内部时钟， ...
by
冯大同 | 发表时间 2014-05-13
|1355次查看
-
文主要详解为什么时钟都用32.768K的晶振以及常用的32.768K晶振有哪些，具体的跟随小编一起来 ...
by
晓晓nn | 发表时间 2018-07-27
|1355次查看
-
xilinx的时钟资源 ...
by
永不止步步 | 发表时间 2013-12-11
|1351次查看
-
PIC877a定时器、中断系统总结：定时，计数从其内部工作方式分析一般表现为计数累加功能，通常是由特 ...
by
期待 | 发表时间 2015-04-08
|1351次查看
-
FPGA共有四种配置模式：从串模式（Slave Serial），主串模式（Master Serial ...
by
粽子糖果 | 发表时间 2017-01-20
|1350次查看
-
随着计算机技术、网络通信技术的进步，组建分布式网络化测试系统，提高测试效率、共享信息资源，已成为现代 ...
by
Dabing | 发表时间 2015-01-31
|1350次查看
-
对于需要经常进行数据流传输的系统数据，SPI是首选，因为它拥有较快的时钟速率，速率可从几兆赫兹到几 ...
by
露水非海 | 发表时间 2015-11-10
|1348次查看
-
基于FPGA的时钟设计 ...
by
黑魔 | 发表时间 2014-03-15
|1347次查看
畅学电子
