-
在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟域的 ...
by
黑魔 | 发表时间 2014-06-24
|2393次查看
-
对跨时钟域数据的处理 ...
by
永不止步步 | 发表时间 2014-03-21
|2074次查看
-
在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟 ...
by
露水非海 | 发表时间 2016-05-18
|1862次查看
-
本文介绍跨时钟域的数据传递方法,是针对2个同源的时钟信号，大家一起看下。 ...
by
银火虫 | 发表时间 2016-04-27
|1335次查看
-
本文主要介绍单比特信号跨时钟域处理问题，感性趣的朋友可以参考下。 ...
-
本文在CycloneⅢFPGA中实现异步FIFO和锁相环(PLL)结构的设计，避免复杂的时钟管理，简 ...
by
YYJ | 发表时间 2015-05-15
|1225次查看
-
说到异步时钟域的信号处理，想必是一个FPGA设计中很关键的技术，也是令很多工程师对FPGA望而却步的 ...
by
永不止步步 | 发表时间 2015-03-06
|1209次查看
-
FPGA:跨时钟域数据交互 ...
by
黑魔 | 发表时间 2014-03-15
|1151次查看
-
今天要带大家学习的是在FPGA设计中经常要遇到的设计技巧与思想，即乒乓操作，串并转换，流水线操作和跨 ...
by
露水非海 | 发表时间 2016-05-18
|1145次查看
-
本文主要把FPGA异步时钟设计中产生的问题，原因以及解决问题所采用的同步策略做了详细的分析。其中双锁 ...
by
宝啦宝呀 | 发表时间 2015-05-11
|1128次查看
-
如果你E文还不错(该不会比我这个4次都没过掉4级考试的家伙差吧，~_~)，那么去享受原文吧。或者你可 ...
by
永不止步步 | 发表时间 2015-03-06
|1121次查看
-
记得有一位博友不久前发过一篇文章，是关于滤除毛刺的多种方法的，其中提到了用同步的方法滤除毛刺。这篇文 ...
by
永不止步步 | 发表时间 2015-08-27
|948次查看
-
对于数据采集接收的一方而言，所谓源同步信号，即传输待接收的数据和时钟信号均由发送方产生。FPGA应用 ...
by
齐欣 | 发表时间 2015-08-05
|901次查看
-
上次提出了一个处于异步时钟域的MCU与FPGA直接通信的实现方式，其实在这之前，特权同学想列举一个异 ...
by
永不止步步 | 发表时间 2015-03-06
|881次查看
-
本文我们主要来讨论一下基于FPGA的跨时钟域信号处理同步设计的重要，希望能对你的学习有所帮助。 ...
by
Dabing | 发表时间 2015-03-06
|880次查看
-
设计中有多个时钟域，跨时钟域的基本设计方法是： ...
by
晴空万里 | 发表时间 2014-07-29
|840次查看
-
为了达到可靠的数据传输，借助存储器来完成跨时钟域通信也是很常用的手段。 ...
by
永不止步步 | 发表时间 2015-03-06
|664次查看
畅学电子
