-
本设计采用EDA技术，采用原理图和硬件描述语言VHDL混合编程设计时钟逻辑系统，在QuartusII ...
by
粽子糖果|上传于 2016-08-15
|162次下载
-
基于FPGA的数字电子时钟设计
本设计采用的VHDL是一种全方位的硬件描述语言，具 ...
by
粽子糖果|上传于 2016-08-15
|162次下载
-
主要内容包括：概述、全局约束、约束编辑器、总结
周期约束利用精确的时序信息以便能够自动的解决下列的 ...
by
粽子糖果|上传于 2016-08-15
|162次下载
-
1.FPGA有限状态机模拟I2C总线设计
2.基于FPGA/CPLD设计与实现UART(VHDL) ...
by
粽子糖果|上传于 2016-08-15
|162次下载
-
课程安排• 时序约束的目的• 时序约束的内容• Xilinx FPGA ...
by
粽子糖果|上传于 2016-08-13
|162次下载
-
系统级仿真
•把Testbench描述成虚拟PCB
•在虚拟PCB上放置虚拟 ...
by
粽子糖果|上传于 2016-08-13
|162次下载
-
时序约束对项目有什么影响？
（1）实现工具不会试图发现能够获得最佳速度的布局和布线方式。相反，设计 ...
by
粽子糖果|上传于 2016-08-13
|162次下载
-
1、 同步电路和异步电路的区别是什么?
2、 什么是同步逻辑和异步逻辑?
...
by
粽子糖果|上传于 2016-08-13
|162次下载
-
串行通讯 数据以每次一位的方式传输；每条线用来传输一个方向的数据。由于计算机通常至少需要若干位数据， ...
by
粽子糖果|上传于 2016-08-13
|162次下载
-
什么是Setup 和Holdup时间？ b) 什么是竞争与冒险现象？怎样判断？如何消除？ c) 请画 ...
by
粽子糖果|上传于 2016-08-13
|162次下载
-
流水线设计就是将一个时延比较大的复杂的组合逻辑系统地分割，在各个部分（分级）之间插入寄存器以暂存中间 ...
by
粽子糖果|上传于 2016-08-13
|162次下载
-
本系统采用实验箱的48MHz时钟作为输入时钟，将其分频得到计数器计数频率和序列检测器检测序列频率，分 ...
by
粽子糖果|上传于 2016-08-13
|162次下载
-
DSP（digital singnal processor）是一种独特的微处理器，有自己的完整指令系 ...
by
粽子糖果|上传于 2016-08-13
|162次下载
-
27个FPGA实例源代码，非常实用，欢迎下载学习。 ...
by
zsss|上传于 2016-08-12
|162次下载
-
PCB在焊接完成后，需要对其元器件进行测试，本 ...
by
粽子糖果|上传于 2016-07-22
|162次下载
-
汇集了仕兰微、汉王、南山之桥、大唐等公司的笔试题，但愿对正找工作的盆友们有帮助。祝你好运！
&nb ...
by
晓晓nn|上传于 2016-06-16
|162次下载
-
基于Xilinx FPGA设计出一种高性能数字接收机。该数字接收机由高速、高分辨率A/D和高性能FP ...
by
AJ代发|上传于 2016-04-20
|162次下载
-
利用VHDL语言设计数字滤波器，主要在于如何实现乘法。乘法常用的实现方法有位串行乘法、分布式算法和并 ...
by
AJ代发|上传于 2016-04-19
|162次下载
-
I2C总线是Philps公司开发的一种用于芯片间通讯的串行传输总线，它由串行时钟线SCL和串行数据线 ...
by
露水非海|上传于 2016-04-12
|162次下载
-
本资料为DDS_FPGA的原理图和PCB设计。
...
畅学电子
