-
PCB走线时与元器件相连的线为什么是绿色的？而且下面的细线还不消失！
-
原理图原理图生成PCB时老出错，改了好久改不对，求大神指点，
-
Cadence Allegro 的设置参数选项那可是叫巨多，也分得很细，有些经常设置的参数也要一层层的打开对应的选项目录，比较繁琐，或者有时会忘记对应的设置参数在哪个子目录下。好在...
-
当你经过几十个小时的艰苦奋战，终于把板子布完，而当你兴冲冲准备出Gerber文件丢给板厂打样，尽早结束噩梦时，却发现Allegro报错“Dynamic shapes a...
-
Cadence Allegro 网表成功导入，准备布局布线，把器件的飞线打开，预估一下器件间的网络连接关系，却发现很凌乱有木有，电源、地网络鼠线显示的一堆，非常碍眼。
其实电...
-
关于出现 Protel 99 SE 'Format '%x' invalid or incompatible with argument' 的分析。
之前在笔记本上从来没出现过这...
-
MARK点作用及类别MARK点分类：1、单板MARK，其作用为单块板上定位所有电路特征的位置，必不可少；2、拼板MARK，其作用拼板上辅助...
-
通用贴片元器件封装型号如下：
包括电容，电感，电阻：
0201封装0402封装0603封装0805封装---国际通行贴装1206封装-...
-
1.DOS版Protel软件设计的PCB文件为何在我的电脑里调出来不是全图？
有许多老电子工程师在刚开始用电脑绘制...
-
PCB各层介绍和AltiumDesigner画PCB时的规则设置
好久没画过板了，最近因为毕设，硬件软件全部得自己来，不得不重新打开闲置很久的AltiumDesig...
-
下面谈谈我们LATOUT攻城狮对DDR3设计那些事情了，那么布局自然是首当其冲了。
对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY走线拓扑结构，来确定我们是使用T拓扑...
-
PCB设计中差分信号的建立有多种方式，这里简单的介绍两种最常用见的两种设定方法：
（1）在命令菜单里建立差分信号
点菜单 Logic=>Assign Differenti...
-
传输线效应普遍存在于有缺陷高速电路PCB中，其含义为高频电磁波在导电介质中传输时发生的信号发射、干涉、振铃效应、天线效应、衰减、叠加等信号畸变的现象。解决传输线效应的一个有效方法是...
-
模拟信号尤其是类似0～数十MHz video信号宽带电路时，电路图上详细标示信号的流动路径与组件位置非常重要。图1 是电流复归型video 用OP 增幅器HA-5020 构成的影像...
-
印刷电路板回流焊机贴过程中，需要元件具体的位置信息，Allegro导出位置坐标的方法 ：
一、打开BRD文件
二、File->Export->Placement ：...
-
吸取了上次制板的经验教训，新版本的DM8168又出炉了。。。
第一层：电源、DM8168、DDR3、FPGA、CPLD、Nandflash、USB、以太网、SATA、JTAG等。...
-
DM8168新板在没有做PCI接口的情况下，可以把PCI模块注释，直接尝试：
make CROSS_COMPILE=arm-none-linux-gnueabi- ARCH=ar...
-
针对新板调试，不针对EVM板。
TI XDS560连上DM8168 20pin仿真接口
launch 8168.ccxml，右击CortexA8，选择Connect Targe...
-
新做了8168板，调试DDR3的时候EMIF0遇到了个别数据位出错的问题
DDR3 128MB*8=1GB
我为了测试DDR3的全部空间，把地址存到DDR3中，就是*pdata...
-
使用Allegro时修改shape的网络节点方法：
①选择shape->Select Shape or Void/Cavity
②选择要修改的shape
③点击（....
畅学电子
