-
FPGA使用的越来越广泛，除了可用于设计控制电路以为，数字信号处理电路更是FPGA的强项和难点。个人可以说才刚刚入门FPGA设计，也做过一些数字信号处理方面的电路设计，记录下个人心...
-
Xilinx的FPGA设计有一套自己的开发工具&mDash;&mDash;ISE。ISE功能强大，其中最重要一个就是它里面自带了大量的程序模板，使得设计人员不需要自己手动敲一些重复...
-
WIDTH=64;这里将一副64*64bmp格式的灰度图数据做成.mif文件以便FPGA可以方便的读进RAM。
bmp前54字节是位图文件头和位图信息头，我们要提取的是54字节后...
-
在ISE14.2中使用IP核，在Core Generator中新建工程，选用Virtex-5的板子，型号为xc5vlx110t-1ff1136，然后找到DSP48 marco，配置...
-
昨晚项目调试的时候遇到一个问题：
输入IQ交织、有符号的复信号，时序是：
iq_Data&...
-
背景：用FPGA扩展5个100M以太网，5片PHY的MDC和MDIO并联在一起，读PHY的ID号错误。
1.电源，时钟都正常，原理图没有复位信号，飞线到FPGA软件复...
-
Error:
Can't launch the MoDelSim-Altera software -- the path to the location...
-
我用的EPM3128ATC100-10这个芯片，这个芯片输出脚或者输入输出脚默认的上电状态都是高电平，在quartusII里好像不能找到引脚初始状态的设置，我在程序里这样写，感觉方...
-
第一个问题是，SDRAM上电后默认存储的是什么数据？随机数据吗？通过实验似乎是随机数据，如下图所示
但是在调试的时候发现一个比较有趣的问题是，当电路板掉电后重...
-
http://www.eeskill.com/article/iD/38054 就是这篇文章
-
这是刚开始学习FPGA时候，积累的一点资料。
具体如下，其实作者强调了在用FPGA做设计的时候，要注意同步设计，盲目的使用
信号做时钟，在时序分析上有很大问题，隐含着很大风险。...
-
在FPGA中，边沿检测电路中，都用的是时钟上升沿。满足触发器的建立与保持时间吗？
always@（poseDge clk）
begin
b<=a；
c&l...
-
做时钟测试的时候，写了个程序控制两个LED灯每隔200ms交替闪烁，但明显感觉leD并不是按照200ms交替闪烁的，有时会顿一下有时会很快的交替，这是什么问题啊？
-
原Verilog程序如下：
wire [22:0] Total_Max;
reg [23:0] MixeD_Max;
wire [23:0] overflow_e...
-
上周没有定下任务，于是看看文档，累了就把尘封多时的altera的FPGA和CPLD拿出来玩玩。由于一直用的是xilinx的芯片，用的都是ISE或vivaDo，好久没用的quartu...
-
所需软件：Quartus/ISE、EZ-USB_Devtools、Labview与VISA驱动
步骤：
1，安装Quartus/ISE、EZ-USB_Devtools、Labv...
-
soc中如果让FPGA和HPS同时控制某一个输入或输出会不会出现矛盾？
这是我之前问别人的一个问题。
其实答案很明显，让FPGA和HPS同时控制某一个输入或输出是不可能的事情。...
-
用记事本的方法打开C盘的license.Dat文件
把里面用红线圈着的内容复制，在后面粘贴，并进行如下操作:
把刚粘贴的中的红线位置的00A2改为你所需要用的IP核的ID号...
-
在一些应用中，有些特定的信号我们需要保留，用于进行采集检测，而综合器会自动优化把它综合掉，那么，应该怎样告诉综合器，不让它优化掉我们需要保留的信号呢？
对这种情况的处理是增加约束...
-
问题：将Quartus软件从11.0升级到13.0sp1后发现代码的中文注释全变成乱码了
解决：用第三方的代码编辑软件将原先的程序文件保存成&lDquo;UTF-8 无BOM&r...
畅学电子
