-
(一)Quartus警告解析 1.Found clock-sensitive change during activeclock EDGE at time<tim...
-
module datainput(DVAL,LVAL,FVAL,in,clk_m,Y_data,C_data);
input LV...
-
复位对于FPGA设计很重要，一些很奇怪而找不到原因的问题很有可能是由于复位造成的，本人就因为没理解好复位情况而受困扰几天。
复位信号可以是高电平也可以是低电平复位。并且电路分外部...
-
WARNING:PhysDesignRules:372 - Gated clock. Clock net rd_en&n...
-
一 背景
最近在拿FPGA测试ISA总线的时序，同时ISA总线的master是用研华工控机pcm3362。工控机跑的UBUNTU系统，所以总体是在测试Linux环境下，驱动程序通...
-
如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的
如果对你有帮助,请大家顶上...
程序直接贴上了
控制说明：
1、电子琴：程序设计采用八个输入端...
-
T/C0作为外部事件计数器使用/*****************************************************This pr...
-
最近想好好研究C，于是便拿记事本这个小程序练练手。
自己从网上找了一个挺不错的，就从这个开始学习吧。。。。
一：代码
先建立一文件夹->方便管理与查看
拿我来说，在d...
-
查找
1 线性查找
线性查找就是在序列中逐个进行比较看是否为查找的值。时间复杂度为O(n)，对于随机的序列，线性查找是一种较好的查找算法。
在a[]中线性查找key的AWK代...
-
NRF24L01+拥有一个带数据的ACK功能，发现很少有介绍，这个功能使用起来很厉害，相当于双向传输了，比起原来不断切换接收发送模式来实现双向传输方便了很多。这个可用于无线调试，一...
-
要说手机里的主板是一个手机最重要的部分，那么手机屏幕也是不可或缺的一部分。近些年来手机的屏幕技术发展迅速，各种新技术层出不穷...
-
//--------------------------------------------------------------------------------
//新一代 ...
-
在设计的过程中，每个人都会犯错误，国外的工程师也会犯错误，他们把犯过的错误，无论大小，都记录在了数据库里面，整理成KnowlEDGE Base，因此他们不怕犯错误。这里记...
-
汉王笔试 下面是一些基本的数字电路知识问题，请简要回答之。a) 什么是Setup 和Holdup时间？
Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求...
-
.1、如何处理实际布线中的一些理论冲突的问题
问：在实际布线中，很多理论是相互冲突的；例如： 1。处理多个模/数地的接法：理论上是应该相互隔离的，但在实际的小型化、高密度布线中，...
-
1、状态机的问题，尽量不要写出太大的状态机，宁愿用一些小型的状态机来相互关联。
2、推荐大家使用timequest来做时序约束，好处是，它可能对你的时序约束和你的设计对照做分析，...
来自
FPGA|by
银火虫 |发表时间 2016-06-12
|0个回复
-
最近学了FPGA 一段时间，想自己做个真实的东西，笔者也是务实求真的人，呵呵。首先就选择了一个数字钟，当我昨晚了计数器模块，做按键校准的时候，就发现按键抖动的很厉害，没有C 语言做...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
-
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
-
对按键计数，编译不通过！！module dc_counter(rstn,up,down,dout);input ...
-
关于阻塞：计算RHS并更新LHS，此时不能允许有来自任何其他Verilog语句的干扰。 所谓阻塞的概念是指在同一个always块中，其后面的赋值语句从概念上（即使不设定延迟）是在前...
畅学电子
