课设
毕设
论文
工具
软件
开发学习套件
礼品中心
助学活动
校园大使
讲师招募
黑板报
联系我们
畅学电子
首页
学习
单片机
硬件设计
软件开发
技术应用
基础课
课设毕设
电子竞赛
职场创业
课程
计划
项目
小组
登录
注册
文章
资料
视频
课程
课时
学习计划
项目
话题
小组
用户
[ 话题 ]
用VHDL设置引脚刚上电的状态
我用的
EPM3128
ATC100-10这个芯片,这个芯片输出脚或者输入输出脚默认的上电状态都是高电平,在quartusII里好像不能找到引脚初始状态的设置,我在程序里这样写,感觉方...
来自
FPGA讨论组
|
by
永不止步步
|
发表时间 2016-02-01
|
0个回复
立即注册
畅学电子网,带你进入电子开发学习世界
专业电子工程技术学习交流社区,加入畅学一起充电加油吧!
已有畅学电子网帐号?
登录
可从合作网站帐号登录:
QQ
新浪微博
x