主要步骤：1.建立工程new->New project Wizard2.输入verilog文件new->verilog hdl file
来自
仿真|by
永不止步步 |发表时间 2017-03-23
|0个回复
1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...
来自
FPGA|by
银火虫 |发表时间 2016-06-23
|0个回复
概览
当你购买了一个树莓派，它可能会附带一张SD卡，也可能没有。SD卡对于树莓派来说非常重要，因为树莓派的操作系统和你的文档以及程序都是存储在SD卡里的。
即使你的小派自带...
畅学电子
