搜索: HDL设计 - 畅学电子网

文章资料视频课程课时学习计划项目话题小组用户

[ 话题 ] quartus_ii_常见的19个错误、28个警告

(一)Quartus警告解析　 1.Found clock-sensitive change during activeclock edge at time<tim...

来自 FPGA讨论组|by 永不止步步 |发表时间 2017-03-23 |0个回复
[ 话题 ] vHDL设计求助大神

Using VHDL, , implement an ALU for four 4-bit input numbers A and B to produce a 4...

来自 FPGA讨论组|by xianhao |发表时间 2017-08-28 |0个回复
[ 话题 ] FPGA组成、工作原理和开发流程

1. FPGA概述 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发...

来自 FPGA|by 银火虫 |发表时间 2016-05-28 |0个回复
[ 话题 ] FPGA常犯错误集锦

1) QuartusII对代码进行时序仿真时出现Error: Can't continue timing simulation because delay annotation i...

来自 FPGA|by 银火虫 |发表时间 2016-06-23 |0个回复