-
本文给出一种基于FPGA的数字钟设计方案。该方案采用VHDL设计底层模块，采用电路原理图设计顶层系统 ...
by
永不止步步 | 发表时间 2014-05-20
|3573次查看
-
对于Verilog HDL设计的要点。我们可以先理解样板模块中每一条语句的作用，然后对样板模块进行综 ...
by
期待 | 发表时间 2014-12-30
|3004次查看
-
本文在设计实现乘法器时，采用了4-2和5-2混合压缩器对部分积进行压缩，减少了乘法器的延时和资源占 ...
by
黑魔 | 发表时间 2014-06-24
|2839次查看
-
针对机载信息采集系统可靠性、数据管理高效性以及硬件成本的需求，介绍了基于硬件描述语言Verilog ...
by
畅学e | 发表时间 2015-04-27
|2632次查看
-
传统机械锁的防盗功能差，在现代高科技安防系统中无法起到作用，已逐步被更可靠、更智能的电子数字密码锁代 ...
by
倩倩 | 发表时间 2014-06-13
|2508次查看
-
又是周末了，天气很不错，被文章压得喘不过气来，转换一下思路，写写关于Vivado的HDL设计文件的创 ...
by
期待 | 发表时间 2015-04-09
|2463次查看
-
ST-BUS是广泛应用于E1通信设备内部的一种模块间通信总线。结合某专用通信系统E1接口转换板的设计 ...
by
永不止步步 | 发表时间 2014-06-20
|2410次查看
-
摘要：采用FPGA进行的数字电路设计具有更大的灵活性和通用性，已成为目前数字电路设计的主流方法之一。 ...
by
angel | 发表时间 2014-05-24
|2241次查看
-
近年来，自适应均衡技术在通信系统中的应用日益广泛，利用自适应均衡技术在多径环境中可以有效地提高数字接 ...
by
永不止步步 | 发表时间 2014-05-20
|2211次查看
-
可能不同的CPU内部的运算原理和机制略有差异，我们也无法完全去把这些运算方式搞清楚，这个例程我们就老 ...
by
永不止步步 | 发表时间 2014-09-25
|1958次查看
-
由于HDL设计中没有采用复位信号，系统的初始化完全依靠FPGA器件上电后各个寄存器的缺省状态，虽然在 ...
by
永不止步步 | 发表时间 2015-08-27
|1862次查看
-
本文实现PLD与AVR ATmega64L通信接口设计是笔者设计的一种纺织机械控制设备的一部分，经实 ...
by
郭秀斌 | 发表时间 2014-05-20
|1724次查看
-
软件使用版本：Quartus II 13.0+Modelsim_Altera10.1d
工程使用例 ...
by
永不止步步 | 发表时间 2015-06-11
|1631次查看
-
软件使用版本：Quartus II 13.0+Modelsim_Altera10.1d
工程使用例 ...
by
永不止步步 | 发表时间 2015-06-11
|1547次查看
-
VHDL设计的微型打印机控制器技术的接口，连接，原理图以及模块设计的详细介绍 ...
by
黑魔 | 发表时间 2014-06-24
|1515次查看
-
本文着重分析UART接收器起始位的检测，需要的朋友可以参考下.。 ...
-
本文详细介绍VHDL设计电路中优化的问题，感兴趣的朋友可以看看。 ...
-
以离心机定时顺序控制器的设计为例,阐述了用VHDL设计有限状态机的方法,讨论了如何消除状态机输出信号 ...
by
期待 | 发表时间 2015-05-25
|1341次查看
-
本文介绍了一种数据格式转换的设计方案。该方案采用VHDL对一块CPLD芯片进行编程，使其实现从16位 ...
by
露水非海 | 发表时间 2015-12-02
|1306次查看
-
用VHDL进行集成电路的设计，不仅需要熟悉VHDL语言的使用方法和对设计要求的深刻理解，而且应在设 ...
by
Dabing | 发表时间 2015-02-04
|1287次查看
畅学电子
